首页> 中国专利> 用多比特加法器并行进行多个少比特加法的方法及应用

用多比特加法器并行进行多个少比特加法的方法及应用

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明公开了用多比特加法器并行进行多个少比特加法的方法及应用，涉及数据处理技术领域。一种用多比特加法器并行进行多个少比特加法的方法，包括步骤：对一个N输入的多比特加法器，将每一个输入的指定比特设置为0以将所述多比特加法器分割成多个少比特加法器，利用分割形成的多个少比特加法器并行进行少比特加法，所述N为大于2的自然数。本发明可以利用多比特加法器并行进行多个少比特加法以减少计算周期，其不仅无需增加额外的硬件，而且能够有效地提高芯片硬件利用率和算力。

著录项

公开/公告号CN111857651A

专利类型发明专利
公开/公告日2020-10-30

原文格式PDF
申请/专利权人眸芯科技(上海)有限公司;
展开▼

申请/专利号CN202010550924.4
发明设计人谢峥;
展开▼

申请日2020-06-16
分类号G06F7/505(20060101);
代理机构
代理人
地址 201210 上海市浦东新区自由贸易试验区纳贤路800号1幢507室
入库时间 2023-06-19 08:44:14

法律信息

法律状态公告日

法律状态信息

法律状态
2023-06-16

授权

发明专利权授予

相似文献

专利
中文文献
外文文献

1. 用多比特加法器并行进行多个少比特加法的方法及应用 [P] . 中国专利： CN111857651A . 2020-10-30
2. 对数据比特进行并行编码的方法和装置 [P] . 中国专利： CN1589533B . 2010.05.05
3. Multi-bit adder for adding at least four equal bits has means for pre- sorting the bits to be added, with the pre-sorted bits then being added in a number of adder circuits [P] . 德国专利： DE10347077A1 . 2005-05-12

机译：用于将至少四个相等的比特相加的多比特加法器具有用于对要添加的比特进行预排序的装置，然后将预排序的比特添加到多个加法器电路中
4. bitsuto parallel addition device null [P] . 日本专利： JPH0814788B2 . 1996-02-14

机译：比特并行并行加法器null
5. Parallel adder with independent odd and even sum bit generation cells [P] . 美国专利： US6134576A . 2000-10-17

机译：具有独立的奇数和偶数和和比特生成单元的并行加法器