首页> 中国专利> 缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质

缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明公开了一种缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方，包括：在控制栅多晶硅上沉积硬掩膜；在硬掩膜上旋涂光刻胶，通过第一光罩曝光形成第一光刻图形，将第一光刻图形转移到硬掩膜,并去除光刻胶；在硬掩膜上旋涂光刻胶，使光刻胶和硬掩膜在Z字形控制栅多晶硅直边两侧竖直方向形成不同的错层结构，通过第二光罩曝光形成第二光刻图形，将第二光刻图形与硬掩膜交叠图形转移到控制栅多晶硅；去除光刻胶及硬掩膜，获得控制栅多晶硅刻蚀图形。

著录项

公开/公告号CN112635478A

专利类型发明专利
公开/公告日2021-04-09

原文格式PDF
申请/专利权人华虹半导体(无锡)有限公司;
展开▼

申请/专利号CN202011415076.2
发明设计人徐然;熊伟;陈华伦;
展开▼

申请日2020-12-07
分类号H01L27/11536(20170101);H01L27/11548(20170101);H01L27/11558(20170101);
代理机构31211 上海浦一知识产权代理有限公司;
代理人焦天雷
地址 214028 江苏省无锡市新吴区新洲路30号
入库时间 2023-06-19 10:32:14

法律信息

法律状态公告日

法律状态信息

法律状态
2022-10-04

授权

发明专利权授予

相似文献

专利
中文文献
外文文献

1. 缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质 [P] . 中国专利： CN112635478A . 2021-04-09
2. 改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法 [P] . 中国专利： CN104716033A . 2015-06-17
3. Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher [P] . 美国专利： US6037266A . 2000-03-14

机译：在多晶硅刻蚀机中用薄栅氧化物构图多晶硅栅的方法
4. Gate polysilicon etching method for forming dual gate electrode of semiconductor device [P] . 韩国专利： KR100272182B1 . 2001-02-01

机译：用于形成半导体器件的双栅电极的栅多晶硅刻蚀方法
5. A method with polysilicon removal by dry etching in exchange gates [P] . 德国专利： DE102012205320B4 . 2014-08-28

机译：在交换栅中通过干法刻蚀去除多晶硅的方法