首页> 中国专利> 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺

用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺

页面导航

摘要
著录项
法律信息
相似文献

摘要

制作半导体器件的方法包含：制作具有存储器阵列区和逻辑器件区的衬底；在衬底上生长厚的栅介质；在存储器阵列区的厚的栅介质上制作包括第一多晶硅层的栅叠层；在逻辑器件区上的衬底上制作薄的栅介质；在逻辑器件区中制作栅叠层的第二多晶硅层以产生得到的结构，其中第二多晶硅层的厚度至少与存储器阵列区中的栅叠层一样厚；用化学机械抛光(CMP)整平此结构；以及对所述存储器阵列区和逻辑器件区中的栅叠层进行图形化。

著录项

公开/公告号CN1150609C

专利类型发明授权
公开/公告日2004-05-19

原文格式PDF
申请/专利权人国际商业机器公司;
展开▼

申请/专利号CN00120190.5
发明设计人加里·B·布隆尔;杰弗里·P·甘比诺;卡尔·J·拉登斯;
展开▼

申请日2000-07-20
分类号H01L21/70;
代理机构中国国际贸易促进委员会专利商标事务所;
代理人王永刚
地址美国纽约
入库时间 2022-08-23 08:56:42

法律信息

法律状态公告日

法律状态信息

法律状态
2011-09-21

未缴年费专利权终止 IPC(主分类):H01L 21/70 授权公告日:20040519 终止日期:20100720 申请日:20000720

专利权的终止
2004-05-19

授权

授权
2001-01-31

公开

公开
2001-01-03

实质审查请求的生效

实质审查请求的生效

相似文献

专利
中文文献
外文文献

1. 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺 [P] . 中国专利： CN1150609C . 2004.05.19
2. 深亚微米集成电路制造工艺中集成不同厚度栅氧的方法 [P] . 中国专利： CN1649132A . 2005-08-03
3. 2 Process for Fabricating Two Different Gate Dielectric Thicknesses Using a Polysilicon Mask and Chemical Mechanical Polishing Planarization [P] . 韩国专利： KR20010015288A . 2001-02-26

机译： 2使用多晶硅掩模和化学机械抛光平坦化工艺制造两种不同栅极电介质厚度的工艺
4. Process for fabricating two different gate dielectric thicknesses using a polysilicon mask and chemical mechanical polishing (CMP) planarization [P] . 美国专利： US6200834B1 . 2001-03-13

机译：使用多晶硅掩模和化学机械抛光（CMP）平面化工艺制造两种不同栅极电介质厚度的工艺
5. Method for reducing poly-depletion due to thickness variation in a polysilicon layer in dual gate CMOS fabrication process [P] . 美国专利： US7067367B2 . 2006-06-27

机译：在双栅CMOS制造工艺中减少多晶硅层厚度变化引起的多晶硅耗尽的方法