首页> 中国专利> 最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对N沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法

最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对N沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明提供一种用于对NMOS电可擦除可编程只读存储器(EEPROM)单元阵列进行编程及擦除的方法，其最小化对所述存储器阵列单元及支持电路的位干扰及高电压要求。另外，可通过形成其上制作有独立可编程存储器段的多个电隔离的P阱将所述N沟道存储器单元阵列分离成所述存储器段。举例来说，可通过p-n结隔离或电介质隔离来形成所述多个电隔离的P阱。

著录项

公开/公告号CN102246239B

专利类型发明专利
公开/公告日2015-08-26

原文格式PDF
申请/专利权人密克罗奇普技术公司;
展开▼

申请/专利号CN200980149577.6
发明设计人杰弗里·A·希尔兹;肯特·D·休依特;唐纳德·S·格伯;
展开▼

申请日2009-12-09
分类号
代理机构北京律盟知识产权代理有限责任公司;
代理人孟锐
地址美国亚利桑那州
入库时间 2022-08-23 09:28:52

法律信息

法律状态公告日

法律状态信息

法律状态
2015-08-26

授权

授权
2012-02-08

实质审查的生效 IPC(主分类):G11C 16/04 申请日:20091209

实质审查的生效
2011-11-16

公开

公开

相似文献

专利
中文文献
外文文献

1. 最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对N沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法 [P] . 中国专利： CN102246239B . 2015.08.26
2. 最小化位干扰及存储器阵列及支持电路的电压耐受要求的用于编程及擦除NMOS EEPROM单元阵列的方法 [P] . 中国专利： CN101454842B . 2012.11.14
3. method for programming and erasing an array of nmos eeprom cells to minimize bit disturbances and stossspannungsanforderungen for the memory array and supporting circuits [P] . AT515772T . 2011-07-15

机译：用于对nmos eeprom单元阵列进行编程和擦除以最小化位干扰和存储器阵列和支持电路的存储空间的方法
4. Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits [P] . 美国专利： US7817474B2 . 2010-10-19

机译：用于对NMOS EEPROM单元阵列进行编程和擦除的方法，该方法可最大程度地减少对存储阵列和支持电路的位干扰和耐压要求
5. Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits [P] . 美国专利： US7466591B2 . 2008-12-16

机译：用于对NMOS EEPROM单元阵列进行编程和擦除的方法，该方法可最大程度地减少对存储阵列和支持电路的位干扰和耐压要求