首页> 外国专利> VARIABLE DELAY INSTRUCTION FOR IMPLEMENTATION OF TEMPORAL REDUNDANCY

VARIABLE DELAY INSTRUCTION FOR IMPLEMENTATION OF TEMPORAL REDUNDANCY

机译：实施时间冗余的可变延迟指令

页面导航

摘要
著录项
相似文献

摘要

PPROBLEM TO BE SOLVED: To provide a method for detecting computational errors in a digital processor executing a program. PSOLUTION: The program is divided into a plurality of computation sections 207, and two functionally identical code segments, respectively comprising a primary segment 210 and a secondary segment 215, are generated for one of the computation sections 207. The primary segment 210 is executed, after which a temporal diversity timer 208 is started. The secondary segment 215 is then executed upon expiration of the timer 208. The respective results of execution of the primary segment 210 and the secondary segment 215 are compared (310) after completion of execution of the secondary segment, and an error indication is provided if the respective results are not identical. PCOPYRIGHT: (C)2006,JPO&NCIPI

机译：

要解决的问题：提供一种用于在执行程序的数字处理器中检测计算错误的方法。

解决方案：程序被划分为多个计算部分207，并且为其中一个计算部分207生成了两个功能相同的代码段，分别包括一个主要段210和一个次要段215。主要段210在执行之后，启动时间分集定时器208。然后，在计时器208到期时执行次要段215。在次要段执行完成之后，比较（310）主要段210和次要段215的执行结果，并提供错误指示。各自的结果并不相同。

版权：（C）2006，JPO＆NCIPI 展开▼

著录项

公开/公告号JP2006252548A

专利类型
公开/公告日2006-09-21

原文格式PDF
申请/专利权人 HEWLETT-PACKARD DEVELOPMENT CO LP;
展开▼

申请/专利号JP20060058866
发明设计人 OSECKY BENJAMIN DANIEL;GAITHER BLAINE DOUGLAS;
展开▼

申请日2006-03-06
分类号G06F11/14;
国家 JP
入库时间 2022-08-21 21:56:04

相似文献

专利
外文文献
中文文献