首页> 外国专利> Generator of addresses for testing circuit has addition stage that adds address applied to first input with relative address applied to second input to address stored in base address register

Generator of addresses for testing circuit has addition stage that adds address applied to first input with relative address applied to second input to address stored in base address register

机译：用于测试电路的地址生成器具有加法级，该加法级将应用于第一输入的地址与应用于第二输入的相对地址添加到存储在基址寄存器中的地址

页面导航

摘要
著录项
相似文献

摘要

The address generator has at least one base address register for temporarily storing a base address associated with an offset register group (13a..), first, second and third multiplexer circuits (38,17,25) and an addition circuit (60) that adds an address applied to a first input with a relative address applied to a second input to an address that is temporarily stored in the base address register.

机译：地址产生器具有至少一个用于临时存储与偏移寄存器组（13a ..）相关联的基地址的基地址寄存器，第一，第二和第三多路复用器电路（38、17、25）以及一个加法电路（60），将应用于第一输入的地址与应用于第二输入的相对地址添加到临时存储在基址寄存器中的地址。

著录项

公开/公告号DE10111440A1

专利类型
公开/公告日2002-10-24

原文格式PDF
申请/专利权人 INFINEON TECHNOLOGIES AG;
展开▼

申请/专利号DE2001111440
发明设计人 POECHMUELLER PETER;ERNST WOLFGANG;KRAUSE GUNNAR;KUHN JUSTUS;LUEPKE JENS;MUELLER JOCHEN;SCHITTENHELM MICHAEL;
展开▼

申请日2001-03-09
分类号G11C29/00;
国家 DE
入库时间 2022-08-22 00:27:04

相似文献

专利
外文文献
中文文献