多值逻辑

摘要： 研究了如何求解模糊双线性方程(FBES)的最大解和最小解问题。首先,讨论了FBE的解的结构;然后,通过矩阵的半张量积(STP)把相关的逻辑方程转化为代数方程。在此基础之上,提出求解FBE的最大解和最小解的方法。最后,给出一个数值算例来表明所得结论的有效性。

摘要： 为了提高AB+C运算电路的运算速度,降低其电路实现的复杂性,本文在GF(2^(4))上给出了一种基于四值逻辑的AB+C算法及其基于脉动阵列结构的电路实现.在电路设计中采用了基于源极耦合逻辑的多值技术,利用四值电流模进行运算,以改善电路的首次延时及晶体管和连线的数目.在0.18μm CMOS工艺下利用HSPICE进行了电路仿真验证.结果显示,对比于相应的基于二值逻辑的COMS实现技术,首次延时及晶体管与连线的数目总和分别减少了54%和5%.所设计的并入并出脉动阵列电路,结构简单、规整、模块化,适用于VLSI的实现.多值逻辑电路与基于多值逻辑的对应算法的结合很可能成为实现GF(2^(k))上高性能运算的潜在解决方案.

摘要： 模糊逻辑延续了多值逻辑对二值原则的扩张态度,基于模糊逻辑构造出的模糊集合论,能够从形式主义的角度解决罗素悖论.哈耶克提出的基本模糊逻辑系统将几种多值逻辑系统作为其扩张来处理,为这样的构造奠定了基础.由此产生的公理化模糊集合论、模糊类理论和朴素模糊集合论对罗素悖论都有不尽相同的回应.

摘要： 模糊逻辑延续了多值逻辑对二值原则的扩张态度,基于模糊逻辑构造出的模糊集合论,能够从形式主义的角度解决罗素悖论。哈耶克提出的基本模糊逻辑系统将几种多值逻辑系统作为其扩张来处理,为这样的构造奠定了基础。由此产生的公理化模糊集合论、模糊类理论和朴素模糊集合论对罗素悖论都有不尽相同的回应。

摘要： 研究多值忆阻逻辑电路,采用三值忆阻逻辑运算单元,设计了三值CMOS忆阻混合型D锁存器,该三值忆阻逻辑运算单元以CMOS和电阻异质结双极性晶体管(Resistor-Heterojunction Bipolar Transistor,R-HBT)负阻型忆阻器等效模型为核心,构成的三值CMOS忆阻混合型D锁存器包括4个三值忆阻与非单元和1个三值忆阻反相器,结构简单.在忆阻D锁存器的基础上,设计了上边沿触发的三值CMOS忆阻混合型D触发器,该D触发器为主从型结构.PSPICE仿真结果符合三值D触发器的逻辑功能,验证了设计的正确性.

摘要： 本文在分析了电流型CMOS电路的物理结构特点后,定义了适用于电流型CMOS电路设计的运算及电路结构.针对二变量三值电流型CMOS电路,引入了函数基本项及其和图.然后通过和图分解,将多值逻辑函数分解为适合电流型CMOS电路实现的子函数,从而得到对应电路.举例说明了分解过程和具体二变量三值电流型CMOS电路的设计过程.设计结果表明了该算法的有效性和可操作性.

摘要： 通过对文字运算电路和三值存储器原理的分析,结合碳纳米场效应晶体管(Carbon Nanotube Field EffectTransistor,CNFET)的特性,提出一种基于三值文字电路的碳纳米场效应晶体管SRAM设计方案.该方案首先利用三值文字运算真值表和开关信号理论设计文字运算电路;然后采用文字0、文字1和文字2非运算电路实现三值SRAM的功能,利用传输门控制反馈回路降低三值写操作的动态功耗;最后实验验证,所设计的电路逻辑功能正确且与传统交叉耦合SRAM相比写速度提高49.2％.%Based on the analysis of the literal circuit and ternary memorizer,a ternary SRAM design method is proposed,which integrates with literal circuit and the CNFET.Firstly,the literal circuit is designed by literal circuit truth table and switch-signal theory.According to literal circuit,the ternary SRAM cell is achieved.Moreover,the technique of transmission gate control feedback loop is used to reduce dynamic power during write operation.The experiment result shows that the proposed circuit has proper functionality.Comparing with cross-coupling structure SRAM,the designed circuit improves about 49.2％ in writing speed.

摘要： 通过分析电流型BiCMOS电路特点,并以和图为阈算术函数的图形表示,设计出基于阈算术代数系统的电流型BiCMOS多值加法器.通过设计实例,阐述了运用和图将逻辑函数转化为阈算术函数的电流型BiCMOS多值加法器设计方法.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能和良好的瞬态特性.该电路设计不仅使得阈算术代数系统设计的研究得到进一步的完善,而且使得多值加法器的设计更加简单、直观有效,在性能上也得到优化.

摘要： 介绍了传统二值数字电路设计工具——卡诺图在基于literal运算的多值微分负阻NDR特性电路中的应用,提出了卡诺图不仅可以应用于基本的多值逻辑运算单元,也能用于多值存储电路的设计.利用多值逻辑电路以及literal运算的性质,结合已设计的运算逻辑单元,简便地实现了三值符合运算,为基于literal运算的电路提供了一种新的设计方法和思路,同时还能应用于其他NDR多值电路的设计中.

摘要： 连锁悖论是一种与模糊性谓词有关的悖论。一个关于模糊性谓词的精确理论通常也蕴涵着对连锁悖论的解。但是,如果从连锁悖论的消解出发,却并不需要一个完整的模糊性理论。只需对模糊性谓词的容差性(容忍小幅变化)进行较为充分的阐释,即可说明连锁悖论中的条件前提(或归纳前提)何以为假:该前提并不是对模糊性谓词的容差性的正确刻画。从模糊性谓词的容差性的角度考虑,可以得到对超赋值论的一种新辩护。因为与认知主义和多值逻辑相比,超赋值论在保留模糊性谓词的容差性方面更有优势。

摘要： Sheffer函数的最简判定是多值逻辑函数集完备性判定问题中的一个重要的理论和实际问题.根据部分多值逻辑函数的完备性理论,研究了部分多值逻辑函数集中准完备集的分类问题,从而为解决部分多值逻辑中Sheffer函数的判定问题提供了研究基础.

摘要： 探讨关系数据库的逻辑基础不仅具有重要的学术价值,而且具有很强的实用价值。本文对用于关系数据库的多值逻辑进行了研究。文章围绕关系数据库的多值逻辑的发展、含空值的关系数据库示例、SQL语言中空值处理存在的问题等进行了论述。

摘要： 根据部分K值逻辑的完备性理论和相似关系概念,利用部分多值逻辑函数集中准完备集之最小覆盖成员的判定构造了部分四值逻辑函数集P4中的Sheffer函数.

摘要： 本文从模糊逻辑学的基点出发，在吸收二值逻辑中合理成分的基础上，将多值逻辑的思维方式“植入”翻译研究，提出文学翻译的“模糊法则”概念。文章对The DaVinci Code源文本及两个中译本展开比较研究，发现无论源文本或是中译本在语言表述上都存在“模糊”。笔者对这些“模糊”现象各自所呈现出来的特点和属性进行考察，认为语言的模糊性可以通过系统结构来分析。这个结构可分为上、下两层：在结构的上层，我们可以将模糊语言现象分别划归为三个并列层，即语言时空层、文化时空层、修辞时空层;在它们下面又有各自的具体表现层。在语言时空层面，模糊语言的具体表现形式可以是语义模糊和语用模糊;在文化时空层面，模糊语言的表现形式，可以来自于文化意义(包括由文化所指产生的意义)或文化背景(即特定言语在特定文化环境中的使用)上的模糊;在修辞时空层面，模糊语言的表现形式通常在于(文学)修辞意义(包括由诸如双关语、字谜等文字游戏所产生的意义)或修辞手段运用层面(包括文字游戏、借代等手段在不同语言中的运用)上的模糊等等。文章运用上述结构分析法，对The Da VinciCode及其中译本中出现的种种模糊现象进行剖析，以印证文学翻译中“模糊法则”概念的合理性和可行性。

摘要： 提出几种应用于多值逻辑系统的新的电流型触发器设计.通过实施电流阈值控制技术简化了电路结构.所提出的触发器包括四值电流型主从结构触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.单个锁存器的四值单边沿触发器设计是通过时钟信号的上升沿或下降沿后分别产生的窄脉冲使锁存器瞬时导通完成取样求值.四值双边沿触发器具有对时钟信号的两个跳变均敏感的特点.单闩锁结构的触发器不仅可以简化电路结构,更为重要的是它大大降低了四值电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用四值单闩锁双边沿触发器则可以使时钟信号的频率减半,从而进一步降低时钟网络的动态功耗.采用0.25μm CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的有效性.

摘要： 由经典命题公式对应着0-1-整数规划的事实,提出将tableau方法与整数规划相结合的IP-tableau方法,并提升到一阶逻辑、多值逻辑以及无穷值逻辑.将tableau转化为IP方法后,可以采用许多提高IP效率的方法.另外在多值逻辑中,随着n值的增加,IP问题不会变得更加复杂.

摘要： 本文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义，并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中，对其进行了简化设计和模拟，指出简化设计后的触发器比原触发器结构简单，且模拟结果表明其逻辑功能正确且能有效地降低功耗。

摘要： 本文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义，并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中，对其进行了简化设计和模拟，指出简化设计后的触发器比原触发器结构简单，且模拟结果表明其逻辑功能正确且能有效地降低功耗。

摘要： 本文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义，并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中，对其进行了简化设计和模拟，指出简化设计后的触发器比原触发器结构简单，且模拟结果表明其逻辑功能正确且能有效地降低功耗。

摘要： 本文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义，并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中，对其进行了简化设计和模拟，指出简化设计后的触发器比原触发器结构简单，且模拟结果表明其逻辑功能正确且能有效地降低功耗。

摘要： 用于多值逻辑的电路结构和结果电路。该电路结构允许设计和制造n位的任何r值逻辑功能，其中r是大于1的整数，而n是大于0的整数。这种结构称为补充对称逻辑电路结构(SUS-LOC)。在结合SUS-LOC的电路中，实现唯一地传送电路响应和输出的电路分支。对于有些电路，并且由于开关元件的操作特性，必须结合附加电路元件或级，以防止“反向偏置”。SUS-LOC是全有源的。仅有源元件执行逻辑合成，并且那些不直接涉及逻辑合成的元件，例如晶体管和/或其他无源元件，归类于电路保护的任务。用已知技术、材料和设备，能完成用SUS-LOC结构的限定所设计的r值、多值或多值逻辑电路的制造。

摘要： 本申请提供一种具有改善的可靠性的多值逻辑器件，包括：转换单元，被配置成把多级信号转换为多个部分信号；和多个非易失性存储器件，被配置成分别存储所述多个部分信号，其中，被分别存储在所述多个非易失性存储器件中的所述多个部分信号中的每一个的比特数均小于所述多级信号的比特数。

摘要： 本发明涉及一种具有用于多值逻辑应用的多层鳍部的鳍式场效晶体管及其形成方法，其中，揭露形成具有小占用面积的多值逻辑晶体管的方法及所得到的装置。实施例包括于硅基板上形成多个鳍片，各该鳍片以硬掩模覆盖住；以氧化物填充该鳍片与该硬掩模之间的空间；移除该硬掩模且使各该鳍片凹陷，在各鳍片上方氧化物中形成凹穴；在各该凹穴中形成多层硅基底层，该些硅基底层具有从底层到顶层逐渐增加的锗或碳含量的比例或逐渐减少的掺杂浓度；对鳍片的顶部进行化学机械抛光以达到平坦化；使该氧化物凹陷到一稍微低于鳍片顶部的深度，且鳍片的厚度相等于各该硅基底层的厚度；以及于该多层硅基底层上方形成一高k值介电栅极及金属栅极电极。

摘要： 本发明公开了一种基于忆阻器的非易失性多值逻辑器件及其操作方法。本发明基于忆阻器的多电阻状态转变特性实现了多值逻辑，如三值逻辑的完备集，提出了三值逻辑的取反、右旋以及多值T门逻辑的操作方法。逻辑运算结果都以非易失性电阻状态存储在器件中，从而在器件中实现逻辑运算功能并同时实现数据存储功能，亦即存储和计算的融合，由此为超越信息器件摩尔定律的限制和突破计算机架构中冯·诺依曼瓶颈奠定器件基础。本发明公开的忆阻多值逻辑器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域，为推动新型计算机架构提供一条新的道路。

摘要： 本发明涉及一种支持多值逻辑的三稳态RS触发器，属于数字电路技术领域。包括三个与非门G1、G2和G3，两个与门AND1和AND2。三稳态RS触发器的两个输入为S、R，两个输出为Q、N。G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接G1的输出Q，AND2的两个输入端均连接G2的输出N。本发明能获取01,10,11三种稳定状态，实现多值逻辑，结构简单易行，为构建基于数字电路的分子计算机提供技术支持。

摘要： 本发明涉及一种支持多值逻辑的四稳态RS触发器，属于数字电路技术领域。具体包括四个与非门G1、G2、G3和G4，两个反向门G5和G6。其中，G1、G2、G3、G4分别包括两个输入端和一输出端，G5和G6分别包括一个输入端和一个输出端。四稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为G1和G2的输出；能获得00、01、10、11四种能够持续保持的状态，能用于构建基于数字电路多值逻辑的分子计算机。

摘要： 用于多值逻辑的电路结构和结果电路。该电路结构允许设计和制造n位的任何r值逻辑功能,其中r是大于1的整数,而n是大于0的整数。这种结构称为补充对称逻辑电路结构(SUS－LOC)。在结合SUS－LOC的电路中,实现唯一地传送电路响应和输出的电路分支。对于有些电路,并且由于开关元件的操作特性,必须结合附加电路元件或级,以防止“反向偏置”。SUS－LOC是全有源的。仅有源元件执行逻辑合成,并且那些不直接涉及逻辑合成的元件,例如晶体管和/或其他无源元件,归类于电路保护的任务。用已知技术、材料和设备,能完成用SUS－LOC结构的限定所设计的r值、多值或多值逻辑电路的制造。

摘要： 一种多值逻辑宽位高速加法器。利用CMOS逻辑电路宽范的电压空间及较低的阈值，将电压值划分为不同等级使一个位点可表示多种数值。本发明以电压值划分4级的4进制加法运算说明其原理。采用改进的施密特门进行电压比较确定变量的值域以此进行保真寄存和总输入输出；采用状态逻辑化简将多值转为有权二值逻辑实现两位点的全加器，将4个的全加器分成为1组，用16组所构成64位点(相当于二进制的128位长)的宽位加法器，组内采用单链选通式进位方式而组间采用单链逻辑推挽式进位。与相应的CMOS加法器相比较，具有以下特点：每个位点可表示4种数值，相对于二值逻辑可增加一倍的位长且减少一倍的总线和存贮空间；每组进位时延仅为1个BJT管可减少了4个CMOS管进位时延；组与组之间一线单链进位联接，易于线性地位宽扩展。

摘要： 本发明公开了一种基于忆阻器的非易失性多值逻辑器件及其操作方法。本发明基于忆阻器的多电阻状态转变特性实现了多值逻辑，如三值逻辑的完备集，提出了三值逻辑的取反、右旋以及多值T门逻辑的操作方法。逻辑运算结果都以非易失性电阻状态存储在器件中，从而在器件中实现逻辑运算功能并同时实现数据存储功能，亦即存储和计算的融合，由此为超越信息器件摩尔定律的限制和突破计算机架构中冯·诺依曼瓶颈奠定器件基础。本发明公开的忆阻多值逻辑器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域，为推动新型计算机架构提供一条新的道路。

摘要： 本发明涉及一种具有用于多值逻辑应用的多层鳍部的鳍式场效晶体管及其形成方法，其中，揭露形成具有小占用面积的多值逻辑晶体管的方法及所得到的装置。实施例包括于硅基板上形成多个鳍片，各该鳍片以硬掩模覆盖住；以氧化物填充该鳍片与该硬掩模之间的空间；移除该硬掩模且使各该鳍片凹陷，在各鳍片上方氧化物中形成凹穴；在各该凹穴中形成多层硅基底层，该些硅基底层具有从底层到顶层逐渐增加的锗或碳含量的比例或逐渐减少的掺杂浓度；对鳍片的顶部进行化学机械抛光以达到平坦化；使该氧化物凹陷到一稍微低于鳍片顶部的深度，且鳍片的厚度相等于各该硅基底层的厚度；以及于该多层硅基底层上方形成一高k值介电栅极及金属栅极电极。