1553B总线

摘要： 1553B总线作为一种复杂的通讯协议,若要单纯采用硬件描述语言Verilog去实现它,会产生巨大的工作量,为克服这一问题,提出一种基于NiosⅡ嵌入式软核处理器的设计方案。设计采用现有的IP外设模块快速搭建硬件系统,详细探讨了控制器和BU61580接口、SOPC硬件系统及PCB板图的设计考量;软件应用程序在IDE开发环境下设计实现,完成具有BC、RT功能的1553B总线系统开发。通过仿真测试板卡对系统进行功能测试,实验表明测试结果准确无误,设计上的合理性得到充分验证。

摘要： 1553B总线被广泛应用于航空、航天、兵器等军工领域,但目前1 Mbps的1553B总线已饱和,原有的通信速度显然成为了提升飞机整体作战性能的瓶颈,为提高现役飞机整体作战性能,需要在原有1 Mbps提升速率,以满足视频、图像等的传输带宽要求。文章针对不同的应用背景对比分析了Mil-STD-1553B、AS5652、STANAG 7221三种总线的基本参数及性能特点,为高速1553B总线的工程化应用提供了有效支撑。

摘要： 为满足航天飞控系统对国产1553B总线数据传输测试设备的需求,设计了一种基于SM5100百兆以太网控制的1553B总线数据传输系统。为弥补国产芯片的不足,通信板卡多采用信号完整性设计和冗余设计,以太网主控卡采用TCP/IP通信协议,通过自定义背板总线实现BC与RT的数据传输。系统采用FPGA作为主控制器,通过其配置相关寄存器实现B61580S6和SM5100的逻辑设计。测试结果表明,该系统数据传输可靠,无丢帧现象,可实现20 Mbps速率的稳定传输,满足航天工程应用。

摘要： 针对导弹电动伺服机构控制系统中无刷直流电机的三闭环控制需求,提出了一种DSP和FPGA组合设计电动伺服机构控制系统硬件设计方案,其中DSP实现复杂控制算法和实时控制程序,FPGA实现时序控制逻辑。同时还扩展了基于BU-61580总线协议芯片的1553B总线接口电路设计,以满足新型弹上总线式控制系统的接口要求。电机功率驱动电路采用智能功率模块(IPM)设计实现,位置、转速、电流信号检测分别采用绝对值编码器、旋转变压器和霍尔电流传感器设计完成。硬件调试结果表明,所设计的硬件电路工作稳定,达到了预期的设计要求。

摘要： 机载网络是机载系统通信的核心,用于实现机载电子设备中信息的传输与控制[1]。在机载网络技术发展的过程中,1553B总线网络因其低成本、可靠性等优势被广泛应用于三代机的航电和机电系统。但随着应用场景的不断复杂,原有1553B的1Mbps通信速率显然成为了提升飞机整体作战性能的瓶颈。基于此,针对原有1553B网络的改进成为了研究的热点,介绍了一种基于频分复用的E1553网络技术,并对1553网络技术与E1553网络技术进行了对比和分析。

摘要： 针对星载嵌入式软件在轨升级难的问题,提出了基于1553B总线的星载嵌入式软件在轨(线)升级方法。通过1553B总线接收升级程序、固化程序和升级程序分区独立存储、启动程序和应用程序互相配合的方式,实现软件升级、部分传输异常时补丁升级及升级异常情况下的版本回退。在某星载固态存储设备上对方法进行了试验验证,结果表明,方法可对星载固态存储设备的软件进行在轨(线)升级,升级程序异常情况下可通过设备开关电自动回退版本,部分出错时上注补丁量少,提高了星载嵌入式软件测试维护和在轨维护的效率和可靠性。

摘要： 随着1553B总线在航空系统和地面车辆系统中分布式从属设备连接方式的广泛应用,提高武器装备保障体系中的测试设备的设计灵活性、可靠性以及可确定性显得尤为重要;因此,提出了一种基于1553B总线架构的PXI总线测试设备的设计方法与实现方式,满足了武器装备测试时间不大于30分钟、故障检测率不小于98%、模糊度1时故障隔离率不小于75%、模糊度2时故障隔离率不小于98%、虚警率不大于2%等测试要求;经过工程实际应用表明,能够满足装备的测试需求,具有良好的可扩展性、实时性和可靠性等特点,对武器装备测试领域的设备研制有一定的参考价值。

摘要： 嫦娥五号探测器由多器组成,其中轨道器构型为多舱段结构。各器间及各舱段间的信息网络采用1553B总线,各器之间、各舱段之间通过分离连接器进行电信号的传输,因此1553B总线需设计为穿舱的结构。本文论述了轨道器1553B总线网络的设计方案情况,通过对比两种设计方案,并主要针对经过低频连接器的1553B总线网络上的各个RT终端进行物理层和协议层的性能测试,确定了采用主总线与短截线穿舱相结合的设计方案。同时由于飞行器分离,1553B总线在实际的使用过程中需要进行重组,因此可以通过设置总线开关的方式进行总线重组方案设计,当舱段分离前,将相应的总线开关进行加电,切换到终端匹配电阻的模式,从而形成完整的总线结构。此种设计方案为多舱段飞行器间的总线网络设计提供了可供借鉴的示例。

摘要： 为实现对某型飞机组合接收设备性能测试,提高产品的使用可靠性,本文设计了一款组合接收设备综合测试仪,采用PC104处理器作为主控制器,采用1553B总线、429总线实现与被测产品的信息交换,软件界面开发环境为C++builder,操作系统采用Windows2000的组合设备综合测试仪,该测试仪模拟地面航向、下滑台和机上环境对组合接收设备手动检测,满足地面维修人员维修检测的要求。该综合测试仪对于提高维修工厂装备维护的快速性和准确性具有重要意义。

摘要： 随着美国1553B总线产品的发展和在国防军工领域的不断应用,对1553B总线产品的测试要求在不断提高。本文提出一种1553B总线控制器自动测试系统,系统利用美国国家仪器(NI)公司labview虚拟仪器技术平台开发自动上位机测试程序,完成对1553B总线协议的解码分析与验证;使用PCI接口的BC板卡作为1553B总线控制;再结合DSP+FPGA异构处理器实现对自动测试系统进行验证,对总线协议的交互通信正确性进行检查。验证结果表明,测试平台能够实现1553B总线控制器电气参数和协议正确性的可靠测试;具有开发短周期、操作低难度和高度自动化的特点。可以满足1553B总线控制器在设计和调试阶段的自动测试需求。

摘要： 从卫星测试需求出发,通过分析标准中规定的1553B总线信息传输形式及目前卫星常用的1553B总线通信协议涉及的各类信息,对特征进行提取归纳形成总线系统配置规则、总线消息流程标志配置规则及总线消息配置规则等,地面测试系统通过识别和学习卫星1553B总线系统规则的方法以实现卫星全测试过程的可编程1553B总线系统监视、总线通信模拟、数据存储及事后处理.经星地测试验证表明规则识别方法灵活有效,提高星地测试系统部署效率,当卫星1553B总线系统通信协议发生更改时能够简化星地测试系统维护流程,提高测试工作效率,符合卫星各阶段测试使用要求.

摘要： 从卫星测试需求出发,通过分析标准中规定的1553B总线信息传输形式及目前卫星常用的1553B总线通信协议涉及的各类信息,对特征进行提取归纳形成总线系统配置规则、总线消息流程标志配置规则及总线消息配置规则等,地面测试系统通过识别和学习卫星1553B总线系统规则的方法以实现卫星全测试过程的可编程1553B总线系统监视、总线通信模拟、数据存储及事后处理.经星地测试验证表明规则识别方法灵活有效,提高星地测试系统部署效率,当卫星1553B总线系统通信协议发生更改时能够简化星地测试系统维护流程,提高测试工作效率,符合卫星各阶段测试使用要求.

摘要： 从卫星测试需求出发,通过分析标准中规定的1553B总线信息传输形式及目前卫星常用的1553B总线通信协议涉及的各类信息,对特征进行提取归纳形成总线系统配置规则、总线消息流程标志配置规则及总线消息配置规则等,地面测试系统通过识别和学习卫星1553B总线系统规则的方法以实现卫星全测试过程的可编程1553B总线系统监视、总线通信模拟、数据存储及事后处理.经星地测试验证表明规则识别方法灵活有效,提高星地测试系统部署效率,当卫星1553B总线系统通信协议发生更改时能够简化星地测试系统维护流程,提高测试工作效率,符合卫星各阶段测试使用要求.

摘要： 现代高技术战争的特点决定了武器装备不仅要有先进的战术性能，还要有良好的可靠性、可测试性和可维护性。在武器装备的研制生产与使用维护过程中任何不能被检测出的故障状态对武器装备系统的可靠J胜都有直接的影响。良好的可测试性是系统可维护性、可靠性、安全性、战备性和寿命周期费用等性能指标满足设计要求的有力保障。因此，作为系统测试性设计有效手段的BIT(Build In Test)测试技术已经成为现代高技术武器装备系统不可缺少的重要支撑技术。本文简要介绍了BIT的概念及设计理念,并分别从系统BIT可测试性设计、故障诊断与决策、故障注入等三个方面进行分析研究,提出了基于1553B总线系统的BIT设计方法.

摘要： 现代高技术战争的特点决定了武器装备不仅要有先进的战术性能，还要有良好的可靠性、可测试性和可维护性。在武器装备的研制生产与使用维护过程中任何不能被检测出的故障状态对武器装备系统的可靠J胜都有直接的影响。良好的可测试性是系统可维护性、可靠性、安全性、战备性和寿命周期费用等性能指标满足设计要求的有力保障。因此，作为系统测试性设计有效手段的BIT(Build In Test)测试技术已经成为现代高技术武器装备系统不可缺少的重要支撑技术。本文简要介绍了BIT的概念及设计理念,并分别从系统BIT可测试性设计、故障诊断与决策、故障注入等三个方面进行分析研究,提出了基于1553B总线系统的BIT设计方法.

摘要： 现代高技术战争的特点决定了武器装备不仅要有先进的战术性能，还要有良好的可靠性、可测试性和可维护性。在武器装备的研制生产与使用维护过程中任何不能被检测出的故障状态对武器装备系统的可靠J胜都有直接的影响。良好的可测试性是系统可维护性、可靠性、安全性、战备性和寿命周期费用等性能指标满足设计要求的有力保障。因此，作为系统测试性设计有效手段的BIT(Build In Test)测试技术已经成为现代高技术武器装备系统不可缺少的重要支撑技术。本文简要介绍了BIT的概念及设计理念,并分别从系统BIT可测试性设计、故障诊断与决策、故障注入等三个方面进行分析研究,提出了基于1553B总线系统的BIT设计方法.

摘要： 现代高技术战争的特点决定了武器装备不仅要有先进的战术性能，还要有良好的可靠性、可测试性和可维护性。在武器装备的研制生产与使用维护过程中任何不能被检测出的故障状态对武器装备系统的可靠J胜都有直接的影响。良好的可测试性是系统可维护性、可靠性、安全性、战备性和寿命周期费用等性能指标满足设计要求的有力保障。因此，作为系统测试性设计有效手段的BIT(Build In Test)测试技术已经成为现代高技术武器装备系统不可缺少的重要支撑技术。本文简要介绍了BIT的概念及设计理念,并分别从系统BIT可测试性设计、故障诊断与决策、故障注入等三个方面进行分析研究,提出了基于1553B总线系统的BIT设计方法.

摘要： 现代高技术战争的特点决定了武器装备不仅要有先进的战术性能，还要有良好的可靠性、可测试性和可维护性。在武器装备的研制生产与使用维护过程中任何不能被检测出的故障状态对武器装备系统的可靠J胜都有直接的影响。良好的可测试性是系统可维护性、可靠性、安全性、战备性和寿命周期费用等性能指标满足设计要求的有力保障。因此，作为系统测试性设计有效手段的BIT(Build In Test)测试技术已经成为现代高技术武器装备系统不可缺少的重要支撑技术。本文简要介绍了BIT的概念及设计理念,并分别从系统BIT可测试性设计、故障诊断与决策、故障注入等三个方面进行分析研究,提出了基于1553B总线系统的BIT设计方法.

摘要： MIL-STD-1553B总线是飞机内部时分制命令/响应式多路复用数据总线.1553B总线易于扩展且具有高可靠性的优点.本文提出了基于SOPC技术的1553B总线模块设计实现方案.详细介绍了1553B总线特性、FPGA芯片SOPC应用和软硬件的设计实现方法.基于SOPC的1553B总线模块硬件系统由FPGA, DSP、电平转换电路、变压器、电源等部分组成。系统总体设计思路是本模块设计基于VME总线架构，DSP处理器采用SHARC-21060，实现控制1553B总线BC端和RT端进行数据传输的功能。FPGA得益于其丰富的片上逻辑资源，以NiosⅡ软核处理器为核心，挂接多个工P核来实现系统的逻辑控制、1553B总线接口和VME总线接口。SOPC是Altera公司提出来的一种灵活、高效的SOC解决方案。它将处理器、存储器、I/O口、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。SOPC系统由FPGA芯片和NiosⅡ处理系统两部分组成。本系统中的SOPC系统的构建，主要包括1553B总线协议控制器配置、系统控制逻辑和VME软核的配置和集成等。

摘要： MIL-STD-1553B总线是飞机内部时分制命令/响应式多路复用数据总线.1553B总线易于扩展且具有高可靠性的优点.本文提出了基于SOPC技术的1553B总线模块设计实现方案.详细介绍了1553B总线特性、FPGA芯片SOPC应用和软硬件的设计实现方法.基于SOPC的1553B总线模块硬件系统由FPGA, DSP、电平转换电路、变压器、电源等部分组成。系统总体设计思路是本模块设计基于VME总线架构，DSP处理器采用SHARC-21060，实现控制1553B总线BC端和RT端进行数据传输的功能。FPGA得益于其丰富的片上逻辑资源，以NiosⅡ软核处理器为核心，挂接多个工P核来实现系统的逻辑控制、1553B总线接口和VME总线接口。SOPC是Altera公司提出来的一种灵活、高效的SOC解决方案。它将处理器、存储器、I/O口、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。SOPC系统由FPGA芯片和NiosⅡ处理系统两部分组成。本系统中的SOPC系统的构建，主要包括1553B总线协议控制器配置、系统控制逻辑和VME软核的配置和集成等。

摘要： 本发明涉及一种总线用户(14)，用于具有至少两根导线(12,16,18)的总线系统(10)，该总线用户具有至少一个连接元件(20)，它具有至少两个触点(22,24)，它们分别与一根导线(12,16,18)连接，其特征在于一地址分配装置(30)，利用它根据触点(22,24)与导线(12,16,18)的相应连接状态可以获得总线用户(14)在总线系统(10)中的地址。本发明还涉及一种具有至少一个总线用户(14)的总线系统(10)和一种用于在总线系统(10)中分配地址的方法。

摘要： 本发明提供了一种主桥内的硬件逻辑，该主桥将一个系统总线连接到使用PCI总线结构的一个外围总线上，或者是其所使用的总线结构类似于PCI总线结构的一个外围总线上。所发明的硬件使得在两个总线间实现数据传输的速度最优化，同时在两个总线的不同结构之间转换数据传输。

摘要： 用于总线桥接的方法包括提供耦合在至少一个模块总线（132）与至少一个高级可扩展接口（AXI）总线（162）之间的总线接口设备（110）以用于在模块总线与AXI总线之间转化总线请求。总线接口设备包括逻辑（114）。逻辑配置成接收（304、354）作为模块总线协议R/W请求和AXI总线协议R/W请求中的一个的读取/写入（R/W）请求，并且缓冲（306、356）R/W请求以提供经缓冲的R/W请求。如果经缓冲的R/W请求是模块总线协议R/W请求，则逻辑将经缓冲的R/W请求转化（310）到第一AXI协议相符请求，并且如果经缓冲的R/W请求是AXI总线协议R/W请求，则逻辑将经缓冲的R/W请求转化（360）到第一模块总线协议相符请求。将经转化的请求传输（312、362）到其相应的总线。

摘要： 描述用于确定与本地总线(6)连接的通信就绪的数据总线用户设备(7a、7b、……、7n)的方法。所述方法包括：在本地总线主控装置(3)上接收通过本地总线(6)传输的至少一个数据包(22a、22b、22c)，其中，在本地总线主控装置(3)上接收的所述至少一个数据包(22a、22b、22c)具有来自本地总线(6)中的一定数量的通信就绪的数据总线用户设备(7a、7b、……、7n)的一个通信就绪的数据总线用户设备(7a、7b、……、7n)的地址，其中，该通信就绪的数据总线用户设备(7a、7b、……、7n)位于各通信就绪的数据总线用户设备(7a、7b、……、7n)的次序内部；将所接收的地址通过本地总线主控装置(3)配置给该通信就绪的数据总线用户设备(7a、7b、……、7n)在本地总线(6)中的各通信就绪的数据总线用户设备(7a、7b、……、7n)的次序内部的相对位置。此外，描述了本地总线(6)的本地总线主控装置。

摘要： 本申请实施例中提供了一种485总线的控制器及485总线的总线架构。控制器，包括：第一种从设备总线接口，用于挂载第一种从设备；第二种从设备总线接口，用于挂载第二种从设备；总线隔离硬件模块，用于隔离通信数据，将发送目标为第一种从设备的通信数据从所述总线隔离硬件模块经所述第一种从设备总线接口发送至所述第一种从设备，将发送目标为第二种从设备的通信数据从所述总线隔离硬件模块经所述第二种从设备总线接口发送至所述第二种从设备。总线架构包括上述485总线的控制器。本申请实施例解决了传统485总线的控制器的可靠性和健壮性低的技术问题。

摘要： 本发明涉及一种总线用户(14)，用于具有至少两根导线(12,16,18)的总线系统(10)，该总线用户具有至少一个连接元件(20)，它具有至少两个触点(22,24)，它们分别与一根导线(12,16,18)连接，其特征在于一地址分配装置(30)，利用它根据触点(22,24)与导线(12,16,18)的相应连接状态可以获得总线用户(14)在总线系统(10)中的地址。本发明还涉及一种具有至少一个总线用户(14)的总线系统(10)和一种用于在总线系统(10)中分配地址的方法。

摘要： 本发明提供了一种主桥内的硬件逻辑，该主桥将一个系统总线连接到使用PCI总线结构的一个外围总线上，或者是其所使用的总线结构类似于PCI总线结构的一个外围总线上。所发明的硬件使得在两个总线间实现数据传输的速度最优化，同时在两个总线的不同结构之间转换数据传输。

摘要： 本发明涉及一种用于总线系统的单元、具有这种单元的主从总线系统以及用于为总线系统的单元分配单独的单元地址的方法，其中通过使用从属单元到单元传递的允许信号，仅有一个单元处于分配模式，其中向处于分配模式的单元分配单独的单元地址，使得可以按照它们布线的顺序向总线系统的单元接续地分配各自的唯一的单独地址。

摘要： 本发明公开了一种AHB总线到I2C总线的总线桥、系统及方法，所述总线桥包括AHB从机模块、寄存器模块、数据缓存模块、安全配置模块、传输控制模块、I2C主机模块、异常检测模块和中断控制模块；将AHB总线协议通过总线桥映射成I2C总线协议。所述总线桥系统包括AHB主机、AHB总线、总线桥、I2C总线和若干I2C从机，所述AHB主机通过AHB总线通信连接总线桥，所述总线桥通过I2C总线通信连接若干I2C从机。本发明基于需要用到各种复用IP的SoC芯片，通过本发明的总线桥处理跨总线协议的传输通信；实现了AHB的快速传输速率到I2C的低传输速率的过渡；本发明实现了I2C从机内部寄存器地址宽度配置功能。

摘要： 本发明涉及一种用于通信总线的监视方法。在用于监视通信总线(104)上的通信的方法中，通过所述通信总线(104)将多个电子站(151,152,153)联网。在此，用标识符标记经由所述通信总线(104)传输的消息，其中，针对每一个站(151,152,153)确定其允许发送具有哪个标识符的哪个消息。存在唯一性规则，所述唯一性规则禁止另一个站(152,153)发送具有已经针对该站(151)保留的标识符的有效数据消息。为了揭露将被操纵的消息注入通信总线的站，站(151,152,153)中的记录单元(18‑1)持有关于由站(151,152,153)实际发送的消息的标识符的列表。通过随后与该站进行比较，可以揭露攻击者站。