流水线结构
流水线结构的相关文献在1985年到2022年内共计333篇,主要集中在无线电电子学、电信技术、自动化技术、计算机技术、电工技术
等领域,其中期刊论文180篇、会议论文26篇、专利文献1788397篇;相关期刊98种,包括系统工程与电子技术、电讯技术、电子学报等;
相关会议25种,包括2015全国仿真技术学术会议、2013年西南三省一市自动化与仪器仪表学术年会、浙江省电子学会2013年学术年会等;流水线结构的相关文献由777位作者贡献,包括任俊彦、许俊、曾晓洋等。
流水线结构—发文量
专利文献>
论文:1788397篇
占比:99.99%
总计:1788603篇
流水线结构
-研究学者
- 任俊彦
- 许俊
- 曾晓洋
- 韩月秋
- 张天瑜
- 李宁
- 李磊
- 王旭
- 肖昊
- 陈庆宇
- H·施米特
- 刘涛
- 叶凡
- 廖妙芬
- 张鹤
- 朱益晨
- 李健
- 李福乐
- 杨建波
- 杨琴琴
- 林一帆
- 沈泊
- 程振峰
- 章倩苓
- 胡振波
- 邢座程
- 陈伟
- 陈岚
- 陈建义
- 陈禾
- 陈赟
- 陈铖
- B·莱文
- D·哈尔瓦松
- M·科尔斯
- R·F·佩恩
- 万红星
- 于宗光
- 付东兵
- 付桂涛
- 何东坡
- 何锐
- 余北
- 余松煜
- 俞宙
- 傅建军
- 冯燕
- 刘广荣
- 刘建伟
- 刘新宇
-
-
王莞;
魏敬和;
于宗光
-
-
摘要:
随着NAND Flash存储单元的快速发展,存储密度增加使得器件的出错概率增加,为此提出了一种优化的BCH编解码器结构,编码和解码过程每个时钟周期可以并行处理16位数据,其中译码电路中的伴随式模块、错误位置多项式模块与钱氏(Chien)搜索模块采取三级流水线结构,纠错和检错阶段可以同时进行,有效地提高数据的处理速度和纠错速度。在完成电路的RTL设计后利用VCS工具完成了电路的仿真验证,结果表明在传输8 192 bit数据生成672校检因子情况下实现了48位纠错,工作频率最高支持200 MHz。
-
-
高博;
尹若童;
张乙海;
宋紫祎
-
-
摘要:
快速傅里叶变换(fast Fourier transform,FFT)因其高效而广泛应用于信号处理系统。文章通过分析按时间抽取的基-4FFT算法,针对1024点设计了一款5级流水线型FFT处理器。在处理器结构中每级内采用蝶形运算单元的分时复用方法降低了硬件资源消耗;在5级连接结构设计中采用流水线技术提高算法处理速度。该处理器采用现场可编程逻辑门阵列(field programmable gate array,FPGA)进行验证,结果表明,在50 MHz的条件下,11.9μs即可完成1024点运算,通过光电容积脉搏波检测应用验证了其正确性。
-
-
马占刚;
李婷婷;
曹喜信
-
-
摘要:
针对SHA2硬件吞吐率难以提升的问题,提出一种提升SHA2硬件加速器性能的新方案。1)使用4 Kb的乒乓缓存存储填充好的消息块,使消息填充单元和哈希迭代运算单位两部分硬件电路得以两级流水并行处理。2)在哈希迭代运算中,提取对两轮哈希迭代运算没有依赖性的计算作为预处理,使之与迭代运算的后处理部分形成真正的流水线处理,可以避免以往研究中的伪流水线问题。3)预处理和后处理部分均采用无进位链的3:2压缩器/4:2压缩器和快速加法器等电路,使关键路径明显变短,关键路径延迟明显变小。该方案还支持SHA2双哈希计算:直接对源操作数的摘要进行第二次哈希计算,得到双哈希计算的最后结果,减少外部存储器的访问次数和数据处理,从而提升SHA2双哈希计算的处理速度。
-
-
陈彦光;
王雷;
孙媛媛;
王治政;
张书晨
-
-
摘要:
在中国裁判文书网上的开源刑事判决文档中蕴藏着重要的法律信息,但刑事判决书文档通常以自然语言的形式进行记录,而机器难以直接理解文档中的内容.为使由自然语言记录的非结构化刑事判决书文本转化为结构化三元组形式,构建一种面向法律文本的司法三元组抽取模型.将三元组抽取过程看作二阶段流水线结构,利用预训练的基于Transformer的双向编码器表示模型先进行命名实体识别,再将识别结果应用于关系抽取阶段得到相应的三元组表示,从而实现对非结构化刑事判决书文本的信息提取.实验结果表明,在经过人工标注的刑事判决书数据集上,该模型相比基于循环神经网络的组合模型的F1值提高了28.1个百分点,具有更优的三元组抽取性能.
-
-
王建新;
刘芮安;
肖超恩;
张磊
-
-
摘要:
ANT系列分组密码算法是一种轻量级密码算法,针对ANT-128/128算法,使用Verilog HDL分别对密钥扩展模块、加密模块在Quartus Ⅱ 15.0中进行工程实现,并采用46级全流水线结构进行高速优化.在Cyclone V系列5CGXFC7D6F31C7ES芯片中综合结果表明,工程实现结果与标准向量值一致,两模块逻辑利用率分别仅占总资源的3%及7%,且基于流水线优化后的加解密模块工作频率最高可达339 MHz,数据吞吐率最高可达43 Gb/s,能够满足大部分高速加密系统的需求.
-
-
王丽红;
胡长宏;
范鲜红;
高春歌;
张晓峻;
孙晶华
-
-
摘要:
针对现有自适应中值滤波器运行耗时长以及在高椒盐噪声密度下去噪性能低的问题,提出一种基于FPGA的自适应中值滤波器优化方法,对铁轨图像进行滤波研究.加入像素噪声阈值判断和二次求中值的方法,提高图像在大椒盐噪声密度下的处理能力,在大窗口中只对外围像素求中值减少迭代处理,降低算法的复杂度和运算量,利用FPGA的流水线结构和并行处理能力,加速算法的运行.与现有仿真滤波效果最优的中值滤波器相比,优化方法图像细节保持更加完整,运算量降低15%,峰值信噪比值平均提高0.9 dB,采用FPGA运行优化算法将耗时降低到了毫秒级,为铁轨图像实时处理应用提供了基础.
-
-
-
-
骆林依;
王英喆;
徐圆飞;
张华平;
梁星
-
-
摘要:
随着快速傅里叶变化(FFT)在信号处理应用领域的广泛应用,不同场合对硬件实现的FFT算法结构提出了多样化的要求,针对这种需求在硬件编程设计中将FFT分割成模块化的三部分:数据存储重排模块、旋转因子调用模块、蝶形运算模块.通过时序调用可组成不同结构的FFT处理器,实现流水结构与递归结构两种方案,分别侧重于处理速度与资源占用量两方面的优势.在FPGA硬件设计中使用Verilog语言完成代码编程,实现了两种结构的512点基2算法的快速傅里叶变换,使用Modelsim完成功能仿真.与MATLAB中FFT函数对比验证了结果的正确性.最后通过比较二者的处理速度和资源占用量,给出了方案性能分析,及两种方案的最佳适用场合.
-
-
邓天传;
胡振波
-
-
摘要:
随着通信、芯片技术的高速发展,物联网将会是未来新一代信息技术的重要组成部分,也是促进生活智能化过程的强大动力.在IoT的终端设备应用中,超低功耗的微控制器扮演着不可或缺的角色.基于超低功耗嵌入式应用的设计目标,提出了一种基于RISC-V指令集架构的处理器流水线结构,考虑到功耗和性能的折中要求,采用了以两级按序流水线为主体,辅以其他组件流水线长度可变的流水线结构.并在VCS环境下验证了微控制器的逻辑功能,同时通过SMIC 180工艺库在DC环境下完成了综合仿真,得到了微控制器的面积占比报告.最后通过运行跑分程序测试,并与ARM Cortex-M微控制器比较,比较结果表明本作品同样可应用于IoT的低功耗场景.
-
-
ZOU Ying;
邹莹
- 《2015全国仿真技术学术会议》
| 2015年
-
摘要:
从工程实际应用角度出发,以符合标准要求的二进制双精度浮点数据(DOUBLE型)的浮点余弦算法为研究对象,提出基于流水线结构的CORDIC算法和泰勒级数算法在硬件资源、迭代次数、算法精度等方法进行分析和研究,旨在综合考虑上述影响因素的前提下,选用最为合适的算法以满足系统的精度要求.
-
-
-
徐晋;
樊琦;
龙建忠
- 《2013年西南三省一市自动化与仪器仪表学术年会》
| 2013年
-
摘要:
基于GSMC 0.13um IBLP Dual Gate E-flash工艺设计了一个11位流水线结构的模数转换器(ADC).该ADC采样频率500KHz,工作电压范围2.7-3.6V,3.3V供电时,工作电流小于500uA.该电路包括包括参考电压电路、偏置电路、两相非交叠时钟电路、偏置电路、前级转换电路、后级转换电路等.经模拟仿真,该ADC无杂散动态范围大于70dB,SNDR大于60dB.
-
-
-
-
-
-
Jun WANG;
王俊;
Jing HE;
何晶;
Xinyu XU;
许信玉
- 《第八届中国通信学会学术年会》
| 2011年
-
摘要:
本文描述了一种8192点FFT处理器的设计方案.FFT处理器采用Radix-23算法,SDF流水线结构.由于流水线内部数据格式和字长影响FFT处理器的精度、性能和硬件开销,为了获得优化的设计方案,本文对FFT处理器用MATLAB建立了定点格式与自定义浮点格式模型并进行了仿真.仿真结果表明,在采用逐级增加字长的定点格式条件下,8192点FFT处理器的量化信噪比(SQNR)可达到42.65 dB,而数据存储量(RAM)与恒定字长的定点格式相比减少了35%,即保证了精度,避免溢出,同时减少了存储规模.
-
-