片上可编程系统

摘要： 介绍了视频图像快速去雾装置的设计和实现。装置以ZYNQ系列的SoPC(片上可编程系统)芯片作为开发平台,分析基于物理模型的暗通道先验去雾算法并对算法进行优化,设计向下最小值求解器完成单帧图像去雾算法的逻辑实现,提出了基于帧间像素值均值法实现视频去雾算法。通过研究对去雾算法进行优化,增加算法的可移植度同时使用加速技术提升算法运算的速率,实现单帧图像快速去雾处理和视频图像的实时去雾处理,有效地避免了户外成像系统受到雾天的影响,具有十分重要的科学和工程意义。

摘要： 使用FPGA开发工具Qsys自定制组件的方法,设计了一种具有Avalon总线接口的快速傅立叶变换IP核,能够方便地挂接到NiosII软核处理器上,从而协助CPU实现快速傅里叶变换的功能.该IP核能够灵活的配置成8位、10位、12位或14位等位宽,也可以配置成能对2n(n=6,7,8,…)个采样点进行傅立叶正变换或反变换.同时本文还给出了该IP核的一个应用范例,即在FPGA开发板上构建了一款音频信号分析仪的SOPC系统.实验结果表明,该IP核能够圆满的完成频谱分析和失真度分析的任务.该IP核具有使用方便、配置灵活、精度高等优点.

摘要： 针对现有图像去雾算法时间复杂度高,难于实时处理的问题,提出一款基于片上可编程系统(SoPC)的视频图像快速去雾系统.介绍了平台的软件流程和硬件结构,对暗原色先验和导向滤波理论进行深入研究,并将暗原色先验和导向滤波算法移植到所设计的SoPC平台上进行测试.测试结果表明,该系统能满足视频图像实时去雾的要求,并且恢复的图像清晰,对比度好,颜色自然.

摘要： 针对现有图像去雾算法时间复杂度高,难于实时处理的问题,提出一款基于片上可编程系统(SoPC)的视频图像快速去雾系统。介绍了平台的软件流程和硬件结构,对暗原色先验和导向滤波理论进行深入研究,并将暗原色先验和导向滤波算法移植到所设计的SoPC平台上进行测试。测试结果表明,该系统能满足视频图像实时去雾的要求,并且恢复的图像清晰,对比度好,颜色自然。

摘要： 本文以军队院校教学改革为契机,以航空反潜为应用背景,将航空磁探潜同电子技术实践教学紧密结合,设计兵种特色鲜明的实践教学案例.通过FPGA实现模拟磁探头数据的采样控制、数据缓存、检测门限读入等片上逻辑;通过电位器和模数转换芯片搭建检测门限调节电路;以NiosII为软核构建片上系统,实现测试数据分析、TFT显示控制、电源转换控制等.

摘要： 在卫星中使用以太网的目的是为了在获得灵活的通信接入的同时得到高速的通信速率,并且能满足安全关键场合通信对实时性和确定性的要求.针对国内在空间应用上还未大规模使用以太网这一现实,着眼于解决以太网应用到航天器内部所碰到的实时性、确定性的瓶颈问题,本文对一种有潜力应用到卫星内部的实时以太网(Powerlink)进行研究.在FPGA内部实现Mircoblaze嵌入式系统,外接以太网PHY芯片实现协议栈物理层功能,二者结合为Powerlink协议栈提供运行环境.通过实验验证了设计的可靠性和正确性,可为Poweflink在航天领域的研究与应用提供借鉴.%The main purpose to use Ethernet in satellite is to take advantage of its flexibility to meet the requirement of communication access,simultaneously take into account that Ethernet has high data rates,and expect that it has both real-time and deterministic in safety field.Focus on the situation in China that the Ethernet has not been large-scale used in space,tend to solve the problem of real-time or deterministic encountered inside the spacecraft.A real-time Ethernet (Powerlink)that has the potential to be used in the satellite is studied in this paper.Mircoblaze embedded system is implemented in FPGA and Ethernet chip is externally plugged to realize the physical layer functions of protocol stack,the combination provided the processing environment for Powerlink protocol stack.The reliability and accuracy of the design is proved through experiments and the results of the paper can provide a guideline for Powerlink research in the field of space application.

摘要： 扩频信号的跟踪解调既涉及到高速复杂数字逻辑的设计,又包括环路跟踪算法的设计.传统的设计中,一般采用FPGA+DSP的设计方式分别实现以上内容,与传统算法不同的是,基于FPGA的扩频信号跟踪解调电路采用片上可编程系统(SOPC)的设计思想,在FPGA中构建了处理器模块,从而使扩频信号的跟踪解调可以在一片FPGA中设计实现.

摘要： 该文提出了数字电路渐进式实验教学改革模式.将电子设计自动化(EDA)软件Multisim12.0和片上可编程系统PSoC3应用于数字电路实验教学,将数字电路实验教学分为基于"元器件搭接"和Multisim12.0仿真的验证性实验、 基于Multisim12.0或PSoC3的设计性实验和基于PSoC3的综合性实验3个阶段进行.该实验教学模式使学生既掌握了扎实的数字电路理论基础,又培养了工程实践和创新的能力,取得了良好的教学效果.

摘要： 直接数字频率合成(DDS)技术是上世纪七十年代提出的频率合成技术,采用DDS技术设计的信号发生器具有极高的频率分辨率和精确度.文章介绍了DDS的工作原理,从相位累加器叠加溢出的角度,对DDS的输出频率进行误差分析.最后给出一个基于片上可编程系统(PSoC)的DDS方波设计方案.

摘要： 为提高超声电机驱动信号频率的分辨率,可以在给定脉冲宽度调制(PWM)波信号的周期寄存器微调的情况下,实现电机转速的精确调节.分别采用了RC微分电路和施密特触发与非门的模拟倍频,双D触发器的全数字倍频以及基于片上可编程系统(PSoC)的数字倍频三种倍频方法.在对上述三种方法进行分析和比较的基础上,指出前两种倍频电路适用范围的局限性,不能保证输出波形的占空比始终保持50％并且时钟频率要始终随着输入信号变化而调整,突出显示了基于PSoC的数字倍频方法适用范围广、精度高,占空比稳定等优点.实验结果表明,使用基于片上可编程系统的数字倍频方法,可以使输出波形频率达到输入波形的16倍频,从而明显地提高驱动电机的频率分辨率.

摘要： 为实现LED驱动，采用恒流源驱动方式和片上可编程系统(PSoC)，设计了一种低成本新型恒流源驱动器件。该驱动器可在输入电压变化较大的情况下工作，且输出恒流可调，精度高。同时，通过采用发射芯片CYRF7936，实现了系统的智能控制。实践证明，该器件也可在多种需要恒流源的场合下使用，具有一定的实用性及经济性。

摘要： 针对飞行器动态试验中标准信号的特点和转换技术要求，提出了一种基于PSOC(Programmable System-On-Chip，片上可编程系统)技术的自整角机信号变送调理仪器的设计方案，通过转换模块将自整角机信号转换为14位并行数字信号及控制信号，经过PSOC内部的正余弦发生器将Sin值D/A转换，并由内部增益可编程运算放大电路将电压输出范围调整至±5V输出，整个系统精准度、转换速率完全满足试验要求，与传统方案相比较，该方案有明显优势。

摘要： 文中提出了一种基于Nios II软核处理器的USB-GPIB接口转换器设计方案。利用Nios II软核处理器的优异性能和软硬件协同设计的方法完成了USB-GPIB接口转换器的设计，很好地弥补了传统方案在设计USB-GPIB接口转换器上的不足。基于Nios II软核处理器的SOPC（System on Programmable Chip，片上可编程系统）技术方案具有设计灵活、可重构、低风险、开发周期短等特点.

摘要： 提出一种基于片上可编程系统(SOPC)的双摄像头视频采集系统的设计方案。利用Altera公司提供的关于嵌入式设计的相关软件和开发平台,将CMOS-CCD采集的实时视频数据传到DE2-70开发板上,经过基于FPGA的片上可编程系统处理后,再传到VGA上显示,并通过开关按钮实现了两路视频的相互切换。

摘要： 讨论了Flash编程这一解决基于SRAM工艺的FPGA软件数据掉电不丢失问题的有效技术手段,分析了FPGA的配置过程和Nios Ⅱ系统的启动过程,在此基础上,给出了使用Quartus Ⅱ软件设计Flash编程器的方法以及Nios Ⅱ处理器下的Flash编程方法,并在自制的FPGA开发板上实现了Flash的烧写,此外,也给出了编程器设计和使用Flash Programmer工具进行编程的过程中需要注意的问题.

摘要： 讨论了Flash编程这一解决基于SRAM工艺的FPGA软件数据掉电不丢失问题的有效技术手段,分析了FPGA的配置过程和Nios Ⅱ系统的启动过程,在此基础上,给出了使用Quartus Ⅱ软件设计Flash编程器的方法以及Nios Ⅱ处理器下的Flash编程方法,并在自制的FPGA开发板上实现了Flash的烧写,此外,也给出了编程器设计和使用Flash Programmer工具进行编程的过程中需要注意的问题.

摘要： 讨论了Flash编程这一解决基于SRAM工艺的FPGA软件数据掉电不丢失问题的有效技术手段,分析了FPGA的配置过程和Nios Ⅱ系统的启动过程,在此基础上,给出了使用Quartus Ⅱ软件设计Flash编程器的方法以及Nios Ⅱ处理器下的Flash编程方法,并在自制的FPGA开发板上实现了Flash的烧写,此外,也给出了编程器设计和使用Flash Programmer工具进行编程的过程中需要注意的问题.

摘要： 讨论了Flash编程这一解决基于SRAM工艺的FPGA软件数据掉电不丢失问题的有效技术手段,分析了FPGA的配置过程和Nios Ⅱ系统的启动过程,在此基础上,给出了使用Quartus Ⅱ软件设计Flash编程器的方法以及Nios Ⅱ处理器下的Flash编程方法,并在自制的FPGA开发板上实现了Flash的烧写,此外,也给出了编程器设计和使用Flash Programmer工具进行编程的过程中需要注意的问题.

摘要： 在本发明的可编程控制器中，具有应用程序管理单元，该应用程序管理单元累计程序的执行周期，若累计得到的累计值超过规定的固定时间值，则进行计数，基于该计数值来求出所述程序的累积执行时间，在该累积执行时间超过预先设定的评价期间的情况下，阻止所述程序的执行。

摘要： 本发明提供一种片上系统及片上系统的硬件可编程器件的配置方法，片上系统，包括中央处理器、软件存储器、软件下载及调试接口、硬件可编程器件、硬件配置单元及硬件配置信息下载接口，所述中央处理器与所述软件存储器、软件下载及调试接口、及硬件配置单元相连，所述硬件可编程器件与所述硬件配置单元及硬件配置信息下载接口相连，其中，还包括：与所述中央处理器相连的硬件配置管理单元，所述硬件配置管理单元用于生成指示所述中央处理器配置对应的硬件可编程器件的控制信号，控制所述中央处理器从所述软件存储器中读取所述对应的硬件可编程器件的配置信息，并对所述对应的硬件可编程器件进行配置。

摘要： 在本发明的可编程控制器中，具有应用程序管理单元，该应用程序管理单元累计程序的执行周期，若累计得到的累计值超过规定的固定时间值，则进行计数，基于该计数值来求出所述程序的累积执行时间，在该累积执行时间超过预先设定的评价期间的情况下，阻止所述程序的执行。

摘要： 作为PLC的控制动作的执行准备处理，系统程序执行如下处理：在存储部件内生成用于存储接收到的输入数据的接收缓存的处理；以及对从控制程序参照的每个输入数据，在存储部件内生成用于将该控制程序作为输入数据的参照目标的输入同步缓存的处理。作为PLC的控制动作的执行控制处理，系统程序执行如下处理：输入复制处理，将接收到的输入数据从接收缓存复制到与该输入数据对应的输入同步缓存中；以及控制程序开始处理，使控制程序开始执行。

摘要： 一种调度器程序，包括：按每个动作控制循环开始动作运算程序的执行的命令；使微型处理器，按每个第1用户程序执行循环开始第1用户程序的执行的命令；以及用于以与第1用户程序执行循环的周期相当的周期，依次重复输出处理以及输入处理、第1用户程序的执行开始、第1用户程序的执行结束、以及动作运算程序的执行开始的命令。

摘要： 调度器程序包括：使微处理器在第一控制程序的执行结束的控制循环的下一个控制循环中，在通信电路的输出数据的发送以及输入数据的接收之后开始第一控制程序的执行的命令；以及使微处理器在第一控制程序的执行没有结束的控制循环的下一个控制循环中，执行第一控制程序的未执行的部分的命令。

摘要： 系统程序作为控制程序的执行控制处理而包含：用于使所有者侧控制程序开始执行的所有者侧开始处理；如果所有者侧控制程序的执行结束，则将通过该所有者侧控制程序改写的全局变量从全局变量区域复制到与该全局变量对应的同步缓冲器的复制处理；以及用于使参照者侧控制程序开始执行的参照者侧开始处理。

摘要： 一种微处理器，控制第1通信电路以及第2通信电路之中的至少一方，以便并行执行以下处理：第1输入输出处理，包含将输出数据从第1转发缓冲器经过第1通信电路输出至PLC系统总线上的第1设备的处理、和将输入数据从第1设备经过第1通信电路输入至第1转发缓冲器的处理；以及第2输入输出处理，包含将输出数据从第2转发缓冲器经过第2通信电路输出至现场网络上的第2设备的处理、和将输入数据从第2设备经过第2通信电路输入至第2转发缓冲器的处理。

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。