现场可编程逻辑门阵列

摘要： 近年来,随着摩尔定律的放缓,传统体系结构逐渐面临“存储墙”和“功耗墙”问题。如今新型计算模式和体系结构层出不穷,其中就包含了类脑计算。由于其存算一体的特点,类脑计算已逐步打破了冯·诺依曼体系结构带来的“存储墙”和“功耗墙”限制,在类脑处理器上相关类脑算法得到了高效的应用。现阶段在大规模生物神经网络的应用场景下,需要提升多核类脑处理器的规模可扩展性,保持其高数据吞吐量和低传输延时。现今,大多数多核类脑处理器的设计采用片上网络作为互连结构。然而目前关于这类片上网络的验证研究还相对较少。鉴于片上网络对多核类脑处理器的重要性,建立一套完整而鲁棒的片上网络功能验证框架意义重大。旨在基于随机化方法来生成行为级和FPGA硬件级测试所需的激励文件,通过对日志文件进行高效处理实现较为全面的功能验证。

摘要： 为了实现机械相控阵列天线的波束扫描,采用微型无刷直流电机驱动螺旋天线单元转动来到达预定的辐射相位。设计了一种新型微型无刷直流电机位置控制系统,构建了比例滑模面-超螺旋二阶滑模控制器用于速度控制,利用结合速度剖面策略的PID控制算法实现了转动位置的中间过程控制。建立了基于Simulink的系统仿真模型,验证了方案的可行性,并构建了FPGA硬件实验平台。仿真和实验结果均表明,微型无刷直流电机驱动天线单元精确按照预设的速度剖面曲线运行,在50 ms控制周期内转动角度达到180°,中间控制过程的位置跟踪误差和平衡位置处的残余震荡误差均小于±3°。

摘要： 通常对STM32单片机的烧录方式有在系统编程(in-system programming,ISP)与在电路编程(in-circuit programmer,ICP)两种方式,而两种方式都需要安装特定驱动与专业软件的电脑执行,这无疑对受环境限制无法使用电脑或没有一定专业知识的用户造成困扰。本项目利用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)和STM32协同开发一款可下载固件的通用串行总线(universal serial bus,USB)。受FOTA技术(固件更新技术)的启发,该项目把从电脑端编译好的二进制文件或十六进制文件通过STM32 hal库生成的虚拟USB下载到作为闪存(Flash)的W25Q64芯片里,通过STM32与FPGA的通信,把数据从Flash里取出,通过串口发送给FPGA,把FPGA作为随机存储器(Access Memory,RAM)实现数据流速度可调节的输出。

摘要： 针对当前孔径测量系统检测速度不够高和不可灵活定制的不足,课题组提出了基于现场可编程逻辑门阵列(Field Programmable Gate Array, FPGA)和单片机的孔径测量系统。课题组设计了孔径测量系统的硬件结构,介绍了该系统的核心模块控制原理;采用电荷耦合元件(charge-coupled device, CCD)线阵传感器实现了光电信号的转换,设计了激光信号产生模块、基于FPGA的时序驱动模块、AD转换模块和电源管理模块;利用STM单片机实现算法优化及数据处理与显示;最后,设计了孔径测量系统的软件,并制作了样机。应用结果表明:该系统不仅具有精度高、成本低等特点,且可以模块化设计,易拓展,能有效提高孔径测量系统的检测速度,可根据实际生产需求灵活定制。

摘要： 为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于RootPort仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1620 MB/s,DMA读速率最高可达1427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。

摘要： 针对转变边缘传感器读取系统的信号处理需求,在现场可编程逻辑门阵列信号处理模式的基础上,基于图形处理器、通用并行计算架构等平台进行信号仿真处理技术研究;将联合现场可编程逻辑门阵列与图形处理器的信号处理模式应用于TES的信号读取和处理中,简化了算法的复杂度,提高了信号处理系统的灵活性,并利用模拟信号,验证了将该处理模式应用于中国西藏阿里原初引力波探测实验的可行性.

摘要： 本文提出了一种基于XilinxSDSoC的OpenCV函数库的硬件加速方法,将函数库中对资源依赖程度高、耗时时间长的函数,动态重构到FPGA的硬件逻辑资源上执行,从而对图像处理函数进行硬件加速。实验结果表明:对库函数中的自适应阈值、中值滤波、均值滤波等算法的库函数实现硬件加速,缩短了函数的执行时间,提高了系统性能。

摘要： 针对低轨第五代移动通信技术(5G)协议标准、R16协议标准以及基于5G低地球轨道(LEO)宽带卫星通信系统的终端基带芯片研发的迫切需求,在分析了LEO-5G系统的物理广播信道(PBCH)链路结构和下行时频同步总体架构的基础上,文章提出了一种“两块合并分两段互相关”的主同步信号(PSS)检测算法进行粗频偏估计,通过辅同步信号(SSS)相关对频偏进一步估计,并结合小区特定参考信号(CRS)导频信号确定精确同步的LEO-5G下行同步算法与现场可编程逻辑门阵列(FPGA)实现方案。利用Vivado和Matlab软件对算法的可行性与有效性进行了仿真验证,结果表明,该同步算法具有较好的实时性和较高的稳定度,下行时频同步FPGA模块管理信息库(MIB)解析正确率约为83.07%,并且对于进行时序和资源消耗评估的芯片,存储资源消耗仅为11.7%,各项指标均符合要求。

摘要： 针对合成孔径雷达在船只目标成像过程中所出现的散焦问题,文中对现有算法进行优化处理,给出一种可用于FPGA实时处理系统的ISAR重聚焦算法。该算法基于逆合成孔径雷达成像原理对散焦目标进行重聚焦处理,可以极大改善成像质量。算法包括两部分,采用积累互相关法进行距离向包络对齐,结合相位梯度自聚焦算法与秩一相位估计算法对方位向散焦误差进行补偿。该算法通过硬件描述语言在FPGA上实现,其中复杂度较高的算法模块采用HLS设计优化实现。系统在单片FPGA上实现,实际SAR图像数据测试结果表明,所提出的FPGA实时重聚焦处理算法结合实际硬件,可在满足给定实时性指标要求的条件下,对散焦船只目标进行实时重聚焦处理,得到良好的聚焦效果。

摘要： 随着基于模块化多电平换流器(MMC)拓扑的柔性直流工程技术广泛使用,相应的电磁暂态(EMT)实时仿真技术变得尤为关键。为了实现基于MMC的柔性直流输电系统的实时仿真,提出一种适用于现场可编程逻辑门阵列(field programmable gate arrays,FPGA)的MMC实时片上系统(SoC)仿真模型及其计算方法。在此实时仿真模型的基础上,将MMC桥臂等效为一个戴维南电路,当MMC电平数变化时,仿真节点数不变,极大加快仿真过程。该方法不仅可以抑制故障下的数值振荡问题,而且可以实现多个子模块串联下的实时仿真。与PSCAD仿真结果的对比验证表明,所提实时仿真模型及计算方法能准确、高效地刻画子模块级和系统级的动态特性。

摘要： 磁悬浮控制力矩陀螺C Magnetically SuspendedControl Gyro, MSCMG)是空间站和敏捷卫星等航天器姿态控制系统的理想执行机构。针对磁悬浮控制力矩陀螺高稳定度、极微振动的悬浮控制要求,设计了一套基于浮点数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)的磁轴承控制器.控制器以DSP作为主控制器,实现了分散PID控制、交叉反向控制和自适应陷波控制等算法.结果表明,该控制系统能够实现磁悬浮控制力矩陀螺的高精度、高稳定度和低功耗悬浮.

摘要： 处于AI的变革时期,异构计算成为提高AI性能的关键技术,实现人工智能的芯片都在适应各自的领域中得到应用.着重对Intel FPGA新型超级结构和AI张量计算模块等特性进行分析.

摘要： 处于AI的变革时期,异构计算成为提高AI性能的关键技术,实现人工智能的芯片都在适应各自的领域中得到应用.着重对Intel FPGA新型超级结构和AI张量计算模块等特性进行分析.

摘要： 处于AI的变革时期,异构计算成为提高AI性能的关键技术,实现人工智能的芯片都在适应各自的领域中得到应用.着重对Intel FPGA新型超级结构和AI张量计算模块等特性进行分析.

摘要： 处于AI的变革时期,异构计算成为提高AI性能的关键技术,实现人工智能的芯片都在适应各自的领域中得到应用.着重对Intel FPGA新型超级结构和AI张量计算模块等特性进行分析.

摘要： 本文介绍了一种图像数据转换处理方法,设计了硬件及软件实现方案,可以对VGA图像及PAL/NTSC模拟视频进行采集,将图像数据压缩后通过千兆以太网进行传输,实现对摄像及显示的远程监控功能.设计采用专业的图像处理芯片Hi3531作为核心处理器,运行嵌入式Linux操作系统,可以实现高清应用及网络需求,能更好地提高图像处理系统实时性能,系统在实际应用中取得了良好的效果.

摘要： 本文介绍了一种图像数据转换处理方法,设计了硬件及软件实现方案,可以对VGA图像及PAL/NTSC模拟视频进行采集,将图像数据压缩后通过千兆以太网进行传输,实现对摄像及显示的远程监控功能.设计采用专业的图像处理芯片Hi3531作为核心处理器,运行嵌入式Linux操作系统,可以实现高清应用及网络需求,能更好地提高图像处理系统实时性能,系统在实际应用中取得了良好的效果.

摘要： 本文介绍了一种图像数据转换处理方法,设计了硬件及软件实现方案,可以对VGA图像及PAL/NTSC模拟视频进行采集,将图像数据压缩后通过千兆以太网进行传输,实现对摄像及显示的远程监控功能.设计采用专业的图像处理芯片Hi3531作为核心处理器,运行嵌入式Linux操作系统,可以实现高清应用及网络需求,能更好地提高图像处理系统实时性能,系统在实际应用中取得了良好的效果.

摘要： 本文介绍了一种图像数据转换处理方法,设计了硬件及软件实现方案,可以对VGA图像及PAL/NTSC模拟视频进行采集,将图像数据压缩后通过千兆以太网进行传输,实现对摄像及显示的远程监控功能.设计采用专业的图像处理芯片Hi3531作为核心处理器,运行嵌入式Linux操作系统,可以实现高清应用及网络需求,能更好地提高图像处理系统实时性能,系统在实际应用中取得了良好的效果.

摘要： 在信息自主可控的思路下,国产软硬件系统经过多年发展达到了功能的基本适用,但是在雷达信号处理、技侦情报分析等军事计算/数据密集型应用场景,国产软硬件系统暴露出严重的计算性能瓶颈问题,为此本文提出了面向数据/计算密集型应用的FPGA+国产CPU的异构协同加速架构,采用OpenCL并行编程框架对计算平台进行软硬一体化设计,使得该异构计算平台能够支持应用开发人员通过高级语言直接调用FPGA资源实现应用计算加速,且支持不同应用之间的在线快速重构切换.通过三维雷达电磁环境计算及采样对该异构加速架构进行验证,在单加速内核情况下对该应用能够实现8.5倍的计算性能的提升.

摘要： 一种配置现场可编程门阵列的装置及方法、现场可编程门阵列。该配置现场可编程门阵列的装置包括协议控制器和数据分发器，协议控制器配置为按照数据传输协议读取初始数据，由初始数据转换得到存储数据和与存储数据对应的数据存储地址，并输出存储数据和数据存储地址；数据分发器与协议控制器连接，配置为接收存储数据和数据存储地址，并根据数据存储地址分发存储数据至对应于数据存储地址的至少一个存储单元存储。该装置提高对现场可编程门阵列进行系统级验证的效率。

摘要： 本发明公开了一种液晶显示的可编程门阵列测试板和可编程门阵列测试系统，可编程门阵列测试板是基于ARM内核，搭配可编程门阵列的液晶显示测试系统，包括PCB测试板和设置在所述PCB测试板上的液晶显示主板安装位；所述PCB测试板上还搭配可编程门阵列匹配芯片和ARM内核芯片，所述可编程门阵列匹配芯片各输入管脚分别与所述ARM内核芯片连接，所述可编程门阵列匹配芯片各输出管脚通过电路与所述液晶显示主板安装位连接；并且，所述可编程门阵列匹配芯片与所述液晶显示主板安装位之间还设置短路隔离电路，可编程门阵列测试系统包括编程门阵列测试板和液晶显示模组。本发明成本低、测试效率高、方便使用，兼容性强，测试安全可靠。

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。

摘要： 本发明包括一种可编程互连单元开关电路结构(10)，所述结构具有：一控制栅极电位节点；一第一浮动栅极闪存晶体管(20)，其具有一漏极、一源极、一浮动栅极及一连接至所述控制栅极电位节点的控制栅极；及一第二浮动栅极闪存晶体管(30)，其具有一连接至一第一编程节点的漏极、一连接至一第二编程节点的漏极、一连接至所述第一浮动栅极闪存晶体管(20)的所述浮动栅极的浮动栅极及一连接至所述控制栅极电位节点的控制栅极，由此，在所述编程操作期间，所述第一浮动栅极闪存晶体管(20)的所述源极或所述漏极需要连接到所述单元外面来接地。

摘要： 一种配置现场可编程门阵列的装置及方法、现场可编程门阵列。该配置现场可编程门阵列的装置包括协议控制器和数据分发器，协议控制器配置为按照数据传输协议读取初始数据，由初始数据转换得到存储数据和与存储数据对应的数据存储地址，并输出存储数据和数据存储地址；数据分发器与协议控制器连接，配置为接收存储数据和数据存储地址，并根据数据存储地址分发存储数据至对应于数据存储地址的至少一个存储单元存储。该装置提高对现场可编程门阵列进行系统级验证的效率。

摘要： 本发明公开了一种液晶显示的可编程门阵列测试板和可编程门阵列测试系统，可编程门阵列测试板是基于ARM内核，搭配可编程门阵列的液晶显示测试系统，包括PCB测试板和设置在所述PCB测试板上的液晶显示主板安装位；所述PCB测试板上还搭配可编程门阵列匹配芯片和ARM内核芯片，所述可编程门阵列匹配芯片各输入管脚分别与所述ARM内核芯片连接，所述可编程门阵列匹配芯片各输出管脚通过电路与所述液晶显示主板安装位连接；并且，所述可编程门阵列匹配芯片与所述液晶显示主板安装位之间还设置短路隔离电路，可编程门阵列测试系统包括编程门阵列测试板和液晶显示模组。本发明成本低、测试效率高、方便使用，兼容性强，测试安全可靠。

摘要： 本发明涉及一种用于调试可编程芯片的装置及现场可编程门阵列芯片，装置包括：与所述可编程芯片外部的调试主机相连的物理层、译码操作模块、编码操作模块、命令操作模块及用于为所述命令操作模块提供获取信号状态信息的接口的调试接口。现场可编程门阵列芯片包括上述用于调试可编程芯片的装置及调试接口。本发明还涉及一种复杂可编程逻辑器件芯片，包括上述用于调试可编程芯片的装置及调试接口。上述方案中，用于调试可编程芯片的装置结构简单，且无需耗费硬件资源，大大降低了复杂度，便于在低端可编程芯片中实现，大大提高了调试装置的通用性。

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。

摘要： 本实用新型涉及一种可编程逻辑门阵列的I2C接口配置电路，包括用于将I2C主机发送的串行信号转换为并行信号和将并行信号转换为I2C总线串行信号传输给I2C主机的从机单元、用于将I2C从机单元转化的并行信号转换为配置数据流的I2C配置单元和将回读数据流转换为并行数据并输出到所述从机单元的I2C回读单元；所述I2C配置单元和所述I2C回读单元分别连接在所述从机单元与所述FPGA配置接口电路之间；所述并行信号为8位并行信号。本实用新型还涉及一种可编程逻辑门阵列。实施本实用新型的可编程逻辑门阵列的I2C配置电路及其可编程逻辑门阵列，具有以下有益效果：不需要专用的配置接口、成本低、较易集成。

摘要： 本实用新型公开涉及一种现场可编程门阵列的设备和现场可编程门阵列；本实用新型提供一种现场可编程门阵列，包括用于接收配置升级信号的接收模块，及连接接收模块、用于保存当前的运行时刻T1环境数据的保存模块，及连接保存模块、用于复位现场可编程门阵列的复位模块，及连接复位模块、用于更新当前配置的配置模块，及连接配置模块、用于将当前的运行时刻T2环境数据恢复为保存的运行时刻T1环境数据的恢复模块，实现了在更新当前配置后恢复复位前的运行的环境数据，从而实现了在不中断业务的情况下对现场可编程门阵列进行升级。