异构计算

摘要： 近年来,现场可编程门阵列(field programmable gate array,FPGA)凭借其灵活性、低功耗等特点吸引了工业界和学术界的广泛关注与应用,随着硬件发展增速变缓,摩尔定律失效,异构计算以不可阻挡的趋势成为当前热门领域。高层次综合技术有效地解决了在异构计算形势下,如何以软硬件协同方式进行开发,如何降低软件算法开发人员使用硬件设计的学习门槛,如何加速系统开发过程中的快速原型迭代等诸多问题。高层次综合技术能够将高层次语言描述的逻辑结构自动转换为低抽象级语言描述的电路模型,使得硬件开发具有了更高的灵活性和高效性。高层次综合技术经历了长期的探索,从高层次综合技术出现的背景和需求为出发点,介绍其早期发展历史,涉及的关键基础技术和优化方法,并对影响力较大的技术工作做以总结,最后提出未来的展望与挑战。

摘要： 在数据高速增长的背景下,异构计算作为满足新兴应用不断提高的算力需求的有效途径,涌现了许多异构加速系统。在这些异构加速系统中,高效的任务映射是充分发挥加速器潜能提升应用程序性能的关键之一。先前工作提出了许多基于有向无环图如何最小化应用程序整体执行时间和最小化异构多处理器之间通信开销等高效的任务映射方法,这些工作通常采用将任务映射到加速器上来提高整个应用的性能。但某些应用程序如果将所有子任务全部映射到加速器上执行,会带来额外的通信开销,进而可能达不到提升性能的预期,甚至造成整个应用程序的性能下降。因此,本文提出了一种基于预测的主动式任务映射算法(PPTM)来应对这样的场景,实现高效的任务映射。实验表明,本文算法能够更准确感知计算任务的运行时状态,大幅提高应用程序的整体性能。

摘要： 由于非结构化的低密度奇偶校验码(LDPC)具有更优异的纠错性能而受到广泛关注,但其非零元素分布较不规律且没有循环或准循环的子矩阵的构造方式,增加了译码器实现的设计难度.本文提出了基于CUDA的译码器设计,用于支持任意非结构化LDPC码的高吞吐量并行译码.利用校验矩阵压缩重排、优化信息存储等手段,设计实现GPU上高效的并行译码内核进行多帧译码.在GTX1660Ti GPU平台上的结果表明,基于TPMP流程的LLR-BP和NMSA译码内核设计吞吐量可分别达到78.88~360.25 Mbps和174.38~1323.75 Mbps,实现了面向任意非结构化LDPC码的高效并行译码.

摘要： 由于CPU在处理海量数据时所面临的性能瓶颈,使得基于异构系统的异构并行计算成为并行计算领域的研究热点之一.HXDSP是中国电子科技集团第三十八所自主研制的DSP芯片,能满足多种高性能计算领域的需求.为了充分发挥HXDSP的计算能力以及多HXDSP设备并行计算的能力,本文设计了基于OpenCL的HXDSP异构计算框架.本文根据计算任务的特性设计了不同的OpenCL设备映射方式,使得HXDSP异构计算框架能适应不同的应用场景,充分利用HXDSP的计算资源并节省能耗.本文在HXDSP异构计算框架设计完成的基础上针对HXDSP异构计算应用程序进行优化,包括数据传输优化和数据访问优化.最后本文通过实验分析了HXDSP异构计算框架的程序性能,验证了HXDSP异构计算框架的可行性以及有效性.

摘要： 深度强化学习(DRL)是机器学习领域的一个重要分支,用于解决各种序贯决策问题,在自动驾驶、工业物联网等领域具有广泛的应用前景;由于DRL具备计算密集型的特点,导致其难以在计算资源受限且功耗要求苛刻的嵌入式平台上进行部署;针对DRL在嵌入式平台上部署的局限性,采用软硬件协同设计的方法,设计了一种面向DRL的FPGA加速器,提出了一种设计空间探索方法,在ZYNQ7100异构计算平台上完成了对Cartpole应用的在线决策任务;实验结果表明,研究在进行典型DRL算法训练时的计算速度和运行功耗相对于CPU和GPU平台具有明显的优势,相比于CPU实现了12.03的加速比,相比于GPU实现了28.08的加速比,运行功耗仅有7.748 W,满足了深度强化学习在嵌入式领域的在线决策任务。

摘要： ALPHA是哈尔滨工程大学核动力仿真研究中心研发的基于异构系统的三维高保真堆芯中子输运计算程序。ALPHA程序基于性能优化的二维特征线装载图形处理单元(GPU)并行计算核心,基于MPI+CUDA混合编程模型实现粗细粒度的异构系统多节点并行并应用通信掩盖优化。ALPHA的共振计算模型采用原创的细群-子群二级离散策略并采用多群求解核心适配异构系统。ALPHA采用MOC-EX实现三维全堆芯中子输运异构并行计算及GPU并行的粗网有限差分加速。数值结果表明,ALPHA程序在保证计算精度的前提下,具备较高的并行效率和一定的可扩展性,有望实现数值反应堆中中子学计算的轻量化与工程化应用。

摘要： 简介了超级计算(大规模并行计算)的基本概念及软硬件体系,结合笔者经历回顾了近20余年我国超级计算的发展。简要介绍了异构并行计算的基本概念以及并行计算的基本编程方式。

摘要： 【本刊讯】近日,工业AR应用解决方案供应商ALVA Systems(中文名:阿依瓦(北京)技术有限公司)完成B轮数亿元融资。本轮融资由老股东软银中国资本(SBCVC)领投,同时老股东高科新浚以及新股东泰越资本跟投。成立于2011年,ALVA Systems是国内最早,并一直专注与异构计算(HC)应用开发的公司,通过与AMD、Intel、高通、ARM等全球顶级硬件企业的合作,充分积累了技术应用经验。

摘要： 针对高速数字喷墨打印对高带宽、低延迟、低抖动的打印数据传输,以及高并发的位操作喷孔控制等需求,设计了一种领域专用SoC架构并实现了软硬件系统.通过StandaloneOS下的轻量级网络传输减少了操作系统带来的传输抖动,保持稳定高速的数据传输;基于片内高速总线提升了主控系统与喷头控制模块之间的传输带宽,降低了信号传递的延迟;通过设计位操作协处理模块,实现了对喷孔阵列的高并发控制.基于ZYNQ7020 FPGA SoC平台实现了上述SoC架构及系统,实验结果表明:该系统从上位机接收打印数据时,采用千兆以太网传输速率可以稳定保持在947 Mbps;片内总线传输带宽可达800 MB/s,指令传输延迟在10 ns内;系统的位操作数据处理频率可达64 MHz;整个系统的数据吞吐率可达1500 Mbit/s,数据传输抖动在20 ns内.该系统可驱动具有30720个喷孔的打印机喷头以600 dpi的打印精度完成200 cm/s的打印工作,在1200 dpi的打印精度下仍表现出优良的性能,为突破高速数字喷墨打印的速度瓶颈提供了新的技术思路.

摘要： Imagination Technologies宣布:携手百度飞桨(PaddlePaddle)及多家合作伙伴共同发起“硬件生态共创计划”,利用自身的优势技术和市场应用经验共同构建高效的软硬一体平台方案,将百度飞桨软件的先进算法和灵活性与Imagination异构计算IP技术相结合,支持下游芯片及应用开发商在此基础上快速创建全面优化的解决方案。

摘要： 近年来随着地球物理探测技术逐渐向深海、深空、深地方向发展,对地球物理探测仪器在可靠性、可快速响应、低功耗等方面提出了更高的技术要求,而异构计算技术在超级计算机、人工智能等领域的成功应用为地球物理仪器芯片开发提供了新的思路.本文首先对异构计算的发展背景、主要技术方向和应用领域进行了简要介绍,然后介绍了CPU+FPGA异构计算在地球物理仪器专用芯片开发中的应用现状,最后对CPU+FPGA异构计算在地球物理仪器专用芯片开发中的应用前景进行了总结和展望.

摘要： 网络功能虚拟化等新兴应用的蓬勃发展对Key-Value查询的能效提出了更高要求.传统的解决方法要么采用基于软件Hash表,要么采用专用的三态内容可寻址存储器(TCAM)芯片进行加速.其中,软件方法实现成本低,但是在数据冲突较高时会导致查表性能急速下降;硬件TCAM方法具有优良的时间特性,但其价格昂贵、耗能巨大.目前,随着基于现场可编程门阵列FPGA的异构计算技术的高速发展,利用系统已经提供的FPGA资源对基于软件实现的Hash表结构进行加速成为一种性价比更佳的解决方案.探讨如何利用FPGA上的RAM资源来实现一种具有高扩展性和高能效比的TCAM逻辑.与传统的TCAM结构不同,提出的架构支持查表范围的动态缩放,从而可以有效减少查表功耗.为了验证方案的有效性,利用Virtex-7系列FPGA对本文方案进行实现和评估,并与软件查表的性能进行详细比较.实验表明,本文方案吞吐量可达到234 Mpps,查表延迟为25.56 ns.相比软件的方法,吞吐量提高780倍,延迟降低240倍.

摘要： 根据ANSI/ANS-3.5-1998规定以及核电厂建模精度的提高,对核电模拟机仿真速度提出了更高的要求.但是目前已难以通过提升中央处理器(CPU)频率的方式来提升现有模拟机的运算速度.与此同时,CPU/GPU异构计算融合了串行/并行计算,利用显卡(GPU)的并行计算能力可极大提升现有桌面电脑的运算能力,目前已经广泛应用于科学研究.英伟达公司的CUDA平台被用于开发CPU/GPU异构计算应用程序,来提升核电厂全范围模拟机的仿真计算.通过核电厂全范围模拟机运行测试对比,证实使用CPU/GPU异构计算程序,能有效提升模拟机运行速度.

摘要： 异构计算是高效能计算发展的必然趋势,针对异构计算运行中并行任务和体系结构难匹配问题,提出实现并行任务和体系结构匹配的并行任务分簇方法.本文首先给出效能的概念及异构计算中体系结构感知的分簇问题,然后从理论上分析了异构匹配与效能的关系,提出了实现异构计算匹配和结构匹配的分簇理论,目的是发挥异构计算中机器潜能,协同处理并行任务,实现高效能.在此基础上,给出相应的算法,最后通过仿真实验说明该方法可通过簇图与体系结构的匹配缩短通信开销在执行时间所占比例,从而缩短并行执行时间,提高系统利用率,最终实现异构计算的高效能.

摘要： 处于AI的变革时期,异构计算成为提高AI性能的关键技术,实现人工智能的芯片都在适应各自的领域中得到应用.着重对Intel FPGA新型超级结构和AI张量计算模块等特性进行分析.

摘要： 为提高自主可控计算平台的处理性能,本文基于国产CPU+FPGA的异构架构设计了多层次并行计算系统,采用MPI-OpenCL混合编程模型实现了节点级、设备级、算法级三级加速,并基于该编程模型实现了AES加解密的多层次并行程序设计.通过对不同长度的明文进行AES加解密实验,得出:多节点并行执行效率随着明文长度的增加而增大,采用CPU+FPGA异构计算时的执行效率能够达到90％(2个节点)和63％(3个节点),单节点CPU+FPGA异构计算性能相比单核CPU性能能够获得70倍左右的加速比.实验证明,通过本文设计的多层次并行计算系统能够提高自主可控计算平台的处理性能.

摘要： 分布式环境下的异构计算系统(HCS)是大数据时代进行数据密集型计算不可或缺的,一个有效的任务调度算法可以提高整个异构计算系统的效率.在对异构环境下的任务调度进行有向无环图(DAG)建模的基础上,提出基于直接后继节点完成时间的异构调度算法(HSFT).在计算开销和通信开销差异度较大的异构环境中,考虑两者之间的平衡,采用更为合理的以计算均值与标准方差的乘积和通信权值与任务节点出度的比值作为优先权值计算方法,并在考虑最快完成时间(EFT)的基础上,将直接后继节点完成时间(SFT)用于处理器分配策略.实验结果表明,HSFT在不增加算法时间复杂度的情况下,比HEFT、SDBATS、PEFT等算法有更短的调度长度(makespan)、更优的调度长度比和效率.

摘要： 本文提出一种基于异构计算的并行化退火粒子滤波方法(P-APF),使用OpenCL框架实现了实时无标记运动跟踪任务.退火粒子滤波过程被分解成若干具有相应粒度的计算任务并根据相应的并行度将每个计算任务分配到标准或附属处理器.不同人体运动数据库上的实验表明P-APF能够在不降低跟踪精度的前提下实现实时处理。

摘要： 随着多媒体技术的不断发展,超大规模的图像数据量给数据中心服务器的存储和网络带宽带来了严重的挑战.作为新型图像文件格式,与JPEG、PNG相比,WebP可以减少25％～34％的文件大小,能够有效缓解这一挑战.但是,WebP编码需要较高的计算复杂度,为了提高在数据中心服务器中WebP编码的能效,本文基于OpenCL语言对WebP图像有损压缩算法FPGA异构加速技术展开研究.通过对标准WebP图像有损压缩算法进行功能优化,在压缩率、吞吐率性能、FPGA资源之间进行平衡,最后,基于OpenCL语言在Intel Arria10GX1150FPGA上实现了压缩率相当于method=1压缩模式级别的WebP图像有损压缩算法.本文提出的WebP FPGA异构加速方案整体吞吐率性能可到281MPixel/s,与24核的Intel Xeon E5-2690v3处理器相比,每瓦特性能可提高2.29倍;与AWS FPGA云服务提供的Xilinx WebP方案相比,吞吐率性能可提高2.5倍;与阿里FPGA云服务提供的联捷科技WebP方案相比,吞吐率性能可提高1.79倍.

摘要： 随着多媒体技术的不断发展,超大规模的图像数据量给数据中心服务器的存储和网络带宽带来了严重的挑战.作为新型图像文件格式,与JPEG、PNG相比,WebP可以减少25％～34％的文件大小,能够有效缓解这一挑战.但是,WebP编码需要较高的计算复杂度,为了提高在数据中心服务器中WebP编码的能效,本文基于OpenCL语言对WebP图像有损压缩算法FPGA异构加速技术展开研究.通过对标准WebP图像有损压缩算法进行功能优化,在压缩率、吞吐率性能、FPGA资源之间进行平衡,最后,基于OpenCL语言在Intel Arria10GX1150FPGA上实现了压缩率相当于method=1压缩模式级别的WebP图像有损压缩算法.本文提出的WebP FPGA异构加速方案整体吞吐率性能可到281MPixel/s,与24核的Intel Xeon E5-2690v3处理器相比,每瓦特性能可提高2.29倍;与AWS FPGA云服务提供的Xilinx WebP方案相比,吞吐率性能可提高2.5倍;与阿里FPGA云服务提供的联捷科技WebP方案相比,吞吐率性能可提高1.79倍.

摘要： 提供了存储器扩展器、异构计算装置和异构计算装置的操作方法。所述存储器扩展器包括：存储器装置，存储多个任务数据。控制器控制存储器装置。控制器通过计算快速链路(CXL)接口从外部的中央处理器(CPU)接收元数据和管理请求，并且响应于管理请求而在管理模式下进行操作。在管理模式下，控制器通过CXL接口从加速器接收读取请求和第一地址，并且响应于读取请求而基于元数据将所述多个任务数据中的一个发送到加速器。

摘要： 本发明涉及计算机数据计算领域，具体涉及到异构计算系统的设计。本发明是通过以下技术方案得以实现的：一种用于异构计算的融合算子设计方法，包含如下步骤：S01、归一化算子划分步骤；在该步骤中，将归一化算子划分成和计算算子与线性缩放算子两个算子，S02、算子融合步骤；依次将所述线性缩放算子、激活算子、卷积算子、所述和计算算子组成一个融合算子。本发明的目的是提供一种用于异构计算的融合算子设计方法和异构计算系统，在保证操作的正确性和操作种类不变的情况下，对算子的融合方式进行全新的设计和拆分，使得大量计算过程的数据交互均在片上进行，优化数据交互的带宽使用效率。

摘要： 本申请公开了一种异构计算系统及采用该系统的异构计算方法，能够有效地进行视频算法的加速运行，并且通过异构计算系统可以预处理简易操作，以降低硬件设计的复杂度和使用资源。另外，也能够有效地降低异构计算机系统的软件硬件流程调整所需的时间。

摘要： 本发明公开了一种异构计算平台，包括主机与多个可编程器件，主机与各个可编程器件分别相连；主机用于初始化可编程器件、各个可编程器件的并行调度、为各个可编程器件发送计算数据以及获得计算结果；各个可编程器件并行处理分配给自身的计算数据。本发明提供的异构计算平台的多个可编程器件可以同时进行计算,整个异构计算平台的运行速度相当于各个可编程器件的运行速度之和，相比现有技术中只有一个可编程器件的异构计算平台，提高了异构计算平台的整体运算速度与并行度，进而提高了计算效率，能更好的满足越来越复杂的算法与规模越来越庞大的数据对异构计算平台的运算速度的需求。本发明还提供一种基于上述异构计算平台的加速方法。

摘要： 本申请公开了一种异构资源池管理方法、系统及异构计算平台，该方法包括：由PCIE交换机连接的第一个可编程器件接收原始计算数据；第一个可编程器件计算完成后，将得到的第一中间数据通过PCIE交换机传递至连接的第二个可编程器件；第二个可编程器件计算完成后，将得到的第二中间数据通过PCIE交换机传递至连接的第三个可编程器件；重复PCIE交换机的数据传递操作，直至PCIE交换机连接的最后一个可编程器件完成计算，得到最终计算结果。这样在异构计算资源池化中增加PCIE交换机，通过PCIE交换机的数据传递操作，提高可编程器件间的数据交互效率，降低数据传输的延时和抖动，对外提供更大的计算资源模块。

摘要： 一种由计算机执行的方法，包括初始化具有第一计算内核(140‑144)的异构计算系统第一处理单元(71)，和具有第二计算内核(150‑154)的异构计算系统第二处理单元(72)。所述第一计算内核(140‑144)和所述第二计算内核(150‑154)均配置为执行来自程序段(220)的数值运算，该程序段(220)配置为接收存储通用数据类型多个匀速的第一数据结构(A)。所述程序段(220)包括一个函数元信息，该函数元信息包括数值运算输出大小的相关信息、输出结构，和/或生成输出的工作量。所述第一数据结构(A)运行时实例(A1)的函数元信息和数据元信息用于判断在第一处理单元(71)上执行第一计算内核(140‑144)，以通过所述运行时实例(A1)执行数值运算的第一预期成本，以及在第二处理单元(72)上执行第二计算内核(150‑154)，以通过运行时实例(A1)执行数值运算的第二预期成本。所述数据元信息包括所述运行时实例(A1)的运行期大小信息、运行期位置信息、运行时同步信息和运行时类型信息中的至少一项。本方法还包括以下之一：若第一预期成本低于或等于第二预期成本，则在所述第一处理单元(71)上执行所述第一计算内核(140‑144)，以在所述运行时实例(A1)上进行数值运算；若第一预期成本高于第二预期成本，则在所述第二处理单元(72)上执行所述第二计算内核(150‑154)，以在所述运行时实例(A1)上进行数值运算。

摘要： 本发明公开了一种异构计算平台的指令传输方法、计算机设备及介质，其中，异构计算平台包括主机和与主机连接的远端设备，方法包括以下步骤：在所述主机建立中间层；为所述中间层和所述远端设备建立网络连接；响应于所述主机需要调用所述远端设备，所述主机向所述中间层发送指令；所述中间层接收所述指令，并向所述主机返回指令发送完成消息以及向所述远端设备发送所述指令；响应于所述中间层接收到所述远端设备返回的指令接收完成消息，所述指令发送成功。通过本发明的方案，节省了主机向远端设备传输指令的时间，提高了远端设备执行指令的效率，提高了异构计算平台的计算效率。

摘要： 本发明属于高分辨多光谱数据PCA降维算法技术领域，公开一种基于异构计算的高分辨多光谱数据PCA降维算法的加速计算方法：步骤一、实现高分辨多光谱遥感数据的多维数据体的读取和加载；步骤二、通过基于循环分裂窗算法的异构计算方法来求解单维度数据的非背景像元的自比例加权平均值；步骤三、实现单维度数据的非背景像元数据的中心标准化；步骤四、通过异构计算方法求解数据体的各维度间的协方差矩阵；步骤五、利用基文斯旋转矩阵迭代法来求解协方差矩阵的特征值和对应的特征向量；步骤六、求解多维像元向量在各个主成分上的投影；步骤七、获取和存储经投影计算后的若干个主成分波段的结果数据，本发明能实现大数据体量下的PCA降维算法的加速优化。

摘要： 本申请涉及一种网络异构计算平台测试方法、装置、计算机设备和存储介质。所述方法包括：获取网络异构计算平台的所有测试指标及每一测试指标包含的所有子测试指标；所有测试指标包括资源利用和并行调度能力、智能计算框架和部件支持能力、智能数据和服务管理支撑能力、数据和模型隐私保护能力、智能算法并行优化能力及通用智能服务能力；获取每一测试指标包含的每一子测试指标对应的评价分数；对每一测试指标包含的每一子测试指标对应的评价分数进行加权求和，得到每一测试指标对应的评价分数。由于从六个维度对网络异构计算平台进行测试验证，实现对网络异构计算平台全面的测试，从而提高网络异构计算平台的测试结果的精确性。

摘要： 本实用新型提供一种异构高密度服务器装置及异构计算平台，所述异构高密度服务器装置，包括后插板以及安装在所述后插板上的交换芯片、k个VPX连接器、m个ATCA连接器、n个CPICI连接器以及电源，k、m和n均为大于1的整数；所述电源用于向所述VPX连接器、所述ATCA连接器以及所述CPICI连接器供电，所述VPX连接器、所述ATCA连接器以及所述CPICI连接器分别通过2路网络通道连接所述交换芯片。所述异构高密度服务器装置能够兼容市场上主流的VPX服务器板、ATCA服务器板、CPCI服务主板，为拟态构造系统的设计提供了一种良好的异构计算平台。