EMIF

摘要： 对于多核DSP应用来说,Boot Load技术以及动态部署是核心关键点,针对实现多核DSP快速的、多级加载的以及可在线动态部署的目的,该文设计了一种基于EMIF(External Memory Interface)的多级加载与基于以太网接口的在线动态重构方案。从内核一级启动开始,对传统的EMIF二级启动进行修改,并将存储区进行分区管理,实现动态重构。通过研发的测试板进行试验,结果表明,基于EMIF的多级加载是成功的,并且能够实现在线动态部署,验证了该设计的正确性与有效性。

摘要： 在嵌入式飞行控制系统中,为了满足小型化和集成化的要求,需要控制多个串口与外部设备通信.采用TMS320C6748作为核心处理器,通过EMIF总线实现和异步通信协议芯片TL16C754并行通信,采用3-8译码器74LS138扩展多位片选信号,实现集成扩展多路串行通信接口的功能.底层驱动基于TI的实时操作系统内核SYS/BIOS进行开发,可减小设计的难度,并缩短了开发周期.试验结果表明,该设计方法能够实现多路数据的完整接收,数据传输完整可靠.

摘要： 设计实现了一种基于双口RAM的FPGA与DSP通信方式,使用EMIF接口在FPGA与DSP之间进行双向数据传输,通过RAM的A端口进行FPGA读写操作,B端口进行DSP的读写操作,且FPGA写数据与DSP写数据存放在不同的RAM地址空间.实验结果表明,该方法简单灵活,能够在FPGA与DSP之间进行可靠的数据传输.

摘要： 针对工业机器人运动控制器的工作要求,提出了一种基于ARM+DSP+FPGA模式的机器人控制系统.该控制系统采用ARM处理器作为上位机开发平台,TMS320C6713芯片作为主处理器,XC3S400A芯片作为协处理器,满足运动控制器的开放性、稳定性、极强的扩展性、实时性控制和调度等要求.

摘要： 针对工业机器人运动控制器的工作要求,提出了一种基于ARM+DSP+FPGA模式的机器人控制系统。该控制系统采用ARM处理器作为上位机开发平台,TMS320C6713芯片作为主处理器,XC3S400A芯片作为协处理器,满足运动控制器的开放性、稳定性、极强的扩展性、实时性控制和调度等要求。

摘要： External Memory Interface (EMIF) is a high-speed interfaces of TMS320C6678, which is high performance multicore DSP.In order to apply the module, the function and features of EMIF16 are analyzed and one kind of asynchronous communication interface between DSP and FPGA is designed and implemented in the pepar.The design of the interface take full advantage of the characters about large external memory space, high-speed transmission, simple design and stable property of EMIF16.The paper mainly describes the system architecture design and software implementation of the communication interface.The test results show that the interface between DSP and FPGA can support a variety of formats data transmission, interface operation is stable and reliable.The design extends the communication system interface between multi-core DSP processing chip and external devices.%详细介绍了TI公司TMS320C6678多核DSP高速外设模块EMIF16(外部存储器接口)的功能及特性,利用EMIF模块扩展存储空间大、通信速度快、硬件接口电路简单、性能稳定等特点,设计并实现了一种基于EMIF模块的DSP与FPGA异步通信接口,重点描述了接口通信系统架构设计和具体软件实现.测试验证表明基于该接口可进行DSP与FPGA之间多种格式数据传输,接口运行稳定可靠,扩展了TMS320C6678多核DSP处理芯片与外部器件通信系统接口的设计方式.

摘要： 该文针对TMS320C6000系列支持的启动方式之一——EMIF boot启动,固化程序在片外Flash.解决了TMS320C6713B片内无非易失存储器,上电需从外部加载程序并启动的问题.介绍了基于CCS5.5平台,Bootload启动函数和Flash烧写程序的设计编制.整理总结了三种烧写Flash的方式方法,并进行了优缺点的对比.

摘要： 光栅尺是设备中常用的位置检测装置,其测量输出的信号为数字脉冲,具有检测范围大,检测精度高,响应速度快的特点.C6000系列DSP芯片功耗低,而且具有高性能的处理能力,而且其EMIF接口与可以实现与外部存储扩展的无缝连接.本文介绍一种利用EMIF与FPGA的无缝连接,实现DSP对FPGA中存储的光栅尺数据采集方法.

摘要： DSP芯片功耗低,具有很高的运算处理能力,且其EMIF接口可以实现与外部存储扩展的无缝连接.但是DSP本身没有足够的ROM来存放用户程序,这使得在DSP重新上电后,用户加载的程序会丢失,需要重新在线烧写,十分不便.本文介绍一种利用EMIF的FLASH存储扩展来实现用户程序自动加载的方法.用户程序二次引导加载即通过两次程序的引导加载实现上电后在DSP内自动运行用户程序.两次程序引导分别为:一:实现搬运功能的程序加载;二:用户编写程序加载.

摘要： 介绍了一种嵌入式波束形成器硬件模块的实现方法.以TMS320C6201作为嵌入式波束形成器的硬件实现平台,讨论了时域嵌入式波束形成器的结构、算法并结合TMS320C6201的硬件条件优化数据搬移流程处理等问题,给出波束形成器的TMS320C6201 EVM仿真结果.

摘要： 介绍了一种嵌入式波束形成器硬件模块的实现方法.以TMS320C6201作为嵌入式波束形成器的硬件实现平台,讨论了时域嵌入式波束形成器的结构、算法并结合TMS320C6201的硬件条件优化数据搬移流程处理等问题,给出波束形成器的TMS320C6201 EVM仿真结果.

摘要： 介绍了一种嵌入式波束形成器硬件模块的实现方法.以TMS320C6201作为嵌入式波束形成器的硬件实现平台,讨论了时域嵌入式波束形成器的结构、算法并结合TMS320C6201的硬件条件优化数据搬移流程处理等问题,给出波束形成器的TMS320C6201 EVM仿真结果.

摘要： 介绍了一种嵌入式波束形成器硬件模块的实现方法.以TMS320C6201作为嵌入式波束形成器的硬件实现平台,讨论了时域嵌入式波束形成器的结构、算法并结合TMS320C6201的硬件条件优化数据搬移流程处理等问题,给出波束形成器的TMS320C6201 EVM仿真结果.

摘要： 介绍了一种嵌入式波束形成器硬件模块的实现方法.以TMS320C6201作为嵌入式波束形成器的硬件实现平台,讨论了时域嵌入式波束形成器的结构、算法并结合TMS320C6201的硬件条件优化数据搬移流程处理等问题,给出波束形成器的TMS320C6201 EVM仿真结果.

摘要： 本发明涉及一种基于EMIF总线的DSP与FPGA高速通信系统及方法，属于DSP和FPGA之间通信技术领域。本发明公开的一种基于EMIF总线的DSP与FPGA高速通信系统及方法，支持对数据存储模块同时进行读写操作，也无须将通信数据一次全部写入数据存储模块，只需要较少数据存储资源，实现DSP与FPGA双向数据的高速和实时通信，可以满足大量数据并行处理的需求，适用于低成本低功耗数字信号处理系统。

摘要： 本发明公开的一种虚拟化EMIF总线DSP软件设计方法，旨在提供一种接口移植简单，系统集成效率高，高数据传输速率的虚拟化EMIF总线的软件设计方法。发明通过下述技术方案予以实现：PS单元作为主设备对PL单元中的寄存器进行读写访问；PL单元作为从设备被动接收PS单元写入数据；PS单元通过虚拟化EMIF写操作FPGA软件，写入的数据经PL单元数据FIFO缓存处理后，发送至FPGA软件，通过对Aurora总线的数据线进行编码方式实现PS单元访问地址、数据、单个寄存器读写标识、任意长度RAM或FIFO读写字段的合并，以软件虚拟化的方式，对FPGA软件中的任意寄存器、任意长度字段的RAM进行读写访问。

摘要： 本发明提供了一种基于FFmpeg和EMIF驱动的音视频数据传输方法，用于解决现有技术存在的可移植性差和不利于二次开发的技术问题，实现步骤为：对音频模拟信号和图像模拟信号进行模数转换；在DSP上对音频数字信号和图像数字信号进行压缩；在DSP上对音频压缩数据和图像压缩数据进行封装；编写外部存储器接口EMIF的用户空间驱动；基于FFmpeg和EMIF用户空间驱动，将封装后的音视频数据传输至FPGA。由于FFmpeg支持多种操作系统，本发明的可移植性强，FFmpeg提供了丰富的音视频处理函数接口，有利于二次开发，并且通过编写EMIF用户空间驱动，省掉了EMIF内核驱动需要把驱动加载到内核中的步骤。

摘要： 本申请公开了一种基于EMIF总线扩展多路串口的装置及方法，该装置包括第一控制器、第二控制器和多个电压转换器；第二控制器通过EMIF总线获取第一控制器下发的数据并写入对应的本地发送缓存中；当检测到本地发送缓存非空时，从中读取数据并按照串口通信协议进行数据封装，经电压转换器从串口发出；获取串口发送的数据并存储在本地接收缓存中；当本次接收缓存中的数据量达到门限值时产生中断信号；第一控制器根据中断信号获取接收数据的串口通道号以及数据量大小，从本次接收缓存中读取数据；本发明能够便捷地实现实时嵌入式系统中的标准波特率与非标准波特率多路串口通信任务，在降低硬件资源消耗以及开发工作的基础上，提高系统开发与调试效率。

摘要： 本发明公开的一种虚拟化EMIF总线DSP软件设计方法，旨在提供一种接口移植简单，系统集成效率高，高数据传输速率的虚拟化EMIF总线的软件设计方法。发明通过下述技术方案予以实现：PS单元作为主设备对PL单元中的寄存器进行读写访问；PL单元作为从设备被动接收PS单元写入数据；PS单元通过虚拟化EMIF写操作FPGA软件，写入的数据经PL单元数据FIFO缓存处理后，发送至FPGA软件，通过对Aurora总线的数据线进行编码方式实现PS单元访问地址、数据、单个寄存器读写标识、任意长度RAM或FIFO读写字段的合并，以软件虚拟化的方式，对FPGA软件中的任意寄存器、任意长度字段的RAM进行读写访问。

摘要： 本发明公开了一种基于EMIF和SRIO接口的片间高速通信系统，包括FPGA端EMIF接口模块，用于对EMIF总线传输的指令进行读写控制；FPGA端SRIO接口模块，用于对SRIO接口进行协议配置及数据读写控制；GTX模块，用于实现片间批量数据高速串行传输；DSP端EMIF接口模块，用于对EMIF总线传输的指令进行读写控制；DSP端SRIO接口模块，用于对SRIO接口进行协议配置及数据读写控制；DDR3存储模块，用于缓存片间传输的批量数据；DSP内部CPU模块，用于处理片间中断信号及收发命令、数据；以及电源模块、时钟模块。本发明的系统实现了FPGA与DSP间的双向高速实时通信，既可通过EMIF总线传输命令控制字，又可通过SRIO接口进行批量数据传输，适用于以FPGA和DSP为核心的协同数字信号处理系统，灵活且适配性强。

摘要： 本发明涉及一种基于EMIF总线的DSP与FPGA高速通信系统及方法，属于DSP和FPGA之间通信技术领域。本发明公开的一种基于EMIF总线的DSP与FPGA高速通信系统及方法，支持对数据存储模块同时进行读写操作，也无须将通信数据一次全部写入数据存储模块，只需要较少数据存储资源，实现DSP与FPGA双向数据的高速和实时通信，可以满足大量数据并行处理的需求，适用于低成本低功耗数字信号处理系统。

摘要： 一种基于EMIF16的多核DSP上电自启动的简化实现方法，属于嵌入式设备上电自引导技术领域。本发明经过三级加载过程，通过修改CMD文件，将多核程序进行分段化存储，并编写程序烧写函数和二级引导程序，使得多核程序的编译和烧写过程能在同一个CCS工程下完成，最终正确实现多核DSP程序的上电自启动。本发明提供的方法摒弃了目前多核DSP上电自启动的繁琐处理过程，无需将多核程序分别建立工程进行编译，省略了手动合成多个映像文件的步骤，提高了多核程序加载的效率；采用在工程中编写烧写函数的方法，使得多核程序烧写方便；上电加载过程简单，程序可读性更强，极大地缩短了调试周期，可以实现多核DSP软件的正确、可靠加载运行。

摘要： 本发明提供了一种基于FFmpeg和EMIF驱动的音视频数据传输方法，用于解决现有技术存在的可移植性差和不利于二次开发的技术问题，实现步骤为：对音频模拟信号和图像模拟信号进行模数转换；在DSP上对音频数字信号和图像数字信号进行压缩；在DSP上对音频压缩数据和图像压缩数据进行封装；编写外部存储器接口EMIF的用户空间驱动；基于FFmpeg和EMIF用户空间驱动，将封装后的音视频数据传输至FPGA。由于FFmpeg支持多种操作系统，本发明的可移植性强，FFmpeg提供了丰富的音视频处理函数接口，有利于二次开发，并且通过编写EMIF用户空间驱动，省掉了EMIF内核驱动需要把驱动加载到内核中的步骤。

摘要： 本发明公开了一种基于EMIF接口的双速率1553B总线设备通信方法，包括：DSP处理器通过EMIF总线向FPGA发送命令包和中断信号；FPGA根据中断信号分别通过1Mbps和4Mbps的1553B总线控制器执行命令包对应的命令；FPGA向DSP处理器返回应答包和中断通知。通过本发明的技术方案，实现了同时对1Mbps和4Mbps速率的1553B总线设备通信，并且保证了信号的同步性和完整性。