基于AES的FPGA设备驱动设计

机译：基于FPGA的低功耗多路复用器LUT基于S-Box的AES加密和解密实现

机译：基于Verilog HDL的基于FPGA的面积优化AES的设计和验证

机译：基于TDC的读出电子设备的FPGA的基于FPGA的实现的单事件硬化的全数字延迟发生器

机译：基于SEU的FPGA，基于FPGA的AES替代转换，在卫星上的安全性

机译：一种基于FPGA的低功耗AES协处理器。

机译：将神经网络映射到基于FPGA的IoT设备以进行超低延迟处理

机译：基于maRTE的模型驱动设计方法，用于针对基于动态可重配置FpGa的soC

机译：用于基于FpGa的触发控制器设备的配置数据传输方法和装置的开发。

机译：AES加密处理设备，AES解密处理单元，AES加密和解密处理单元，AES加密处理方法，AES解密处理方法以及AES加密和解密处理方法

机译：基于FPGA器件的FPGA设备和云系统

机译：FPGA SVM安全系统用于挖掘机使用SVM和神经气相基于FPGA和FPGA