Optimal Body Biasing for Maximizing Circuit Performance in 65nm CMOS Technology

机译：65NM CMOS技术最大化电路性能的最佳体偏置

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

In this paper, the effect of body-biasing technique in 65nm CMOS technology is investigated. The optimum body voltage in different process corners to get the maximum ON current is acquired using ST 65nm technology. The effectiveness of body biasing technique is investigated for sub- and super-threshold designs. We show that for higher supply voltages, there is an optimum body voltage to get the maximum performance. The results for some Flip-Flops are shown.

机译：本文研究了65nM CMOS技术在65nm CMOS技术中的影响。使用ST 65nm技术获取不同工艺角落中的最佳体电压以获得最大电流。研究了身体偏置技术的有效性，用于子和超阈值设计。我们表明，对于更高的电源电压，有一个最佳的体电压以获得最大性能。显示了一些触发器的结果。

著录项

来源
《IEEE International Midwest Symposium on Circuits and Systems》|2011年||共4页
会议地点
作者
Farshad Moradi; Tuan Vu Cao; Dag T. Wisland; Snorre Aunet; Hamid Mahmoodi;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类 TN7-53;
关键词
Body-biasing; 65nm; Nano-scale; Sub-threshold;

机译：身体偏见;65nm;纳米级;子阈值;

相似文献

外文文献
中文文献
专利

1. Design of bandgap reference circuits in a 65nm CMOS technology for HL-LHC applications [J] . G. Traversi, F. De Canio, L. Gaioni, Journal of instrumentation: an IOP and SISSA journal . 2015,第2期

机译：用于HL-LHC应用的65nm CMOS技术中的带隙基准电路设计
2. Design of bandgap reference circuits in a 65nm CMOS technology for HL-LHC applications [J] . G. Traversi, F. De Canio, L. Gaioni, Journal of instrumentation: an IOP and SISSA journal . 2015,第2期

机译：用于HL-LHC应用的65nm CMOS技术中的带隙基准电路设计
3. Body biasing-A Circuit Level Approach toReduce Leakage in Low PowerCMOS Circuits [J] . VANDANA NIRANJAN, MANEESHA GUPTA Journal of active and passive electronic devices . 2011,第1a2期

机译：体偏置-电路级方法可减少低功率CMOS电路中的泄漏
4. Optimal body biasing for maximizing circuit performance in 65nm CMOS technology [C] . Moradi Farshad, Cao Tuan Vu, Wisland Dag T., The 54th IEEE International Midwest Symposium on Circuits and Systems . 2011

机译：最佳的本体偏置，可在65nm CMOS技术中最大化电路性能
5. W-band front-end integrated circuits in 65nm CMOS technology. [D] . Khanpour, Mehdi. 2008

机译：采用65nm CMOS技术的W波段前端集成电路。
6. Mechanically Flexible and High-Performance CMOS Logic Circuits [O] . Wataru Honda, Takayuki Arie, Seiji Akita, -1

机译：机械上灵活的高性能CMOS逻辑电路
7. Analog Circuit Design in PD-SOI CMOS Technology for High Temperatures up to 400°C using Reverse Body Biasing (RBB) [O] . Schmidt Alexander 2014

机译：采用反向体偏置（RBB）的高达400°C高温的pD-sOI CmOs技术的模拟电路设计

Optimal Body Biasing for Maximizing Circuit Performance in 65nm CMOS Technology

摘要

著录项

相似文献

相关主题

期刊订阅