KTH, Royal Institute of Technology, Department of Microelectronics Information Technology, P.O. Box Electrum 229, SE-164 40 Kista, Sweden;
机译:B掺杂Sige的选择性外延生长和Si的Hcl蚀刻以形成Sige:b凹陷的源极和漏极(pmos晶体管)
机译:具有Ni1-yPty SiGe源极/漏极触点的P沟道三栅极FinFET,可增强驱动电流性能
机译:在肖特基源极/漏极晶体管的重硼掺杂Si_(1-x)Ge_x衬底上形成Ni(Pt)锗硅化物触点
机译:用于浅源/漏极触点的重物B掺杂外延SiGe的Ni Mono-锗硅烷形成
机译:低电阻率的锗硅化物接触层形成了用于纳米级CMOS的磷掺杂的硅锗合金源/漏结。
机译:使用隧道FET中的SiGe源/漏区提高ESD保护的鲁棒性
机译:具有高GE分数的高性能PMOSFET应变SiGE-异质结构 - 通过选择性B掺杂SiGE CVD形成的超肺源/漏极