机译:亚季微米互补金属氧化物半导体(CMOS)工艺中的片上ESD保护有源静电放电(ESD)器件
机译:BDD优化程序对组合CMOS电路能耗的影响的实验研究
机译:混合信号智能功率CMOS工艺的可靠性控制和优化过程
机译:利用耦合的过程和设备仿真来优化亚微米CMOS技术
机译:硅BiCMOS晶体管和集成电路的特性和优化。
机译:CMOS逻辑器件中的Via Plug多级互连的工艺优化
机译:亚四分之一微米CmOs工艺中基板触发技术的混合电压I / O电路的EsD保护设计
机译:CmOs LsI / VLsI电路的测试程序和可测试设计程序