基于片上可编程系统的航迹仪控制器设计

文摘

英文文摘

声明

第1章绪论

1.1国内外航迹标绘技术的发展及研究动态

1.1.1航迹标绘技术的发展

1.1.2我国航迹仪的发展现状

1.2可编程片上系统(SOPC)设计技术的发展概况

1.2.1 SOC技术的发展

1.2.2 FPGA技术的发展

1.2.3 SOPC的缘起和发展

1.3课题的来源及主要内容

第2章系统方案设计

2.1 SOC设计方法概述

2.2智能化航迹仪的功能和性能设计要求

2.3几种航迹仪控制器设计方案

2.4基于SOPC的航迹仪控制器设计方案

2.5 OR1200开源软核处理器介绍

2.6 WISBONE片上总线介绍

2.7本章小结

第3章硬件电路设计

3.1硬件电路总体结构

3.2 FPGA选型

3.3 FPGA外围电路设计

3.4外围存储器选型

3.5通信接口选择

3.6其它接口

3.6.1实时时钟

3.6.2液晶显示器与键盘接口

3.6.3绘图板接口

3.7本章小结

第4章基于OR1200处理器的最小系统设计

4.1几个开源模块介绍

4.2处理器及外设的FPGA移植

4.2.1修改配置文件

4.2.2 FPGA专用资源的使用

4.2.3处理时钟信号和复位信号

4.2.4修改顶层模块接口信号定义

4.3总线连接模块设计

4.4 JTAG调试单元介绍

4.5软件开发环境的建立

4.6最小系统软件调试

4.7本章小结

第5章专用IP的设计

5.1兼容16550的串行通信控制器设计

5.1.1通用异步串行通信协议

5.1.2 16550的通信格式与控制功能

5.1.3 16550寄存器和内部结构

5.1.4兼容16550的UART控制器

5.1.5功能仿真和测试

5.2 SDRAM控制器设计

5.2.1 SDRAM介绍

5.2.2控制命令

5.2.3初始化流程

5.2.4控制器结构

5.2.5控制状态机

5.2.6测试平台搭建

5.3 NAND FLASH控制器

5.3.1 NAND FLASH结构

5.3.2 NAND FLASH控制器操作

5.3.3控制器结构设计

5.4运动控制单元

5.4.1逐点比较法插补的原理和硬件实现

5.4.2数字积分法插补的原理和硬件实现

5.4.3运动控制单元的设计

5.5本章小结

第6章系统集成与调试

6.1系统结构与调试流程

6.2系统的综合

6.3布局布线流程与约束

6.4配置

6.5设计验证

6.6本章小结

结论

参考文献

致谢

附录