退出
我的积分:
中文文献批量获取
外文文献批量获取
杨铮; 韩俊刚; 李卯良; 刘欢;
西安邮电大学计算机学院,陕西西安710121;
西安邮电大学电子工程学院,陕西西安710121;
像素cache; 验证平台; SystemVerilog; 可重用性;
机译:使用Bluespec SystemVerilog将课程从软件语言应用到硬件语言
机译:使用蒙特卡罗物理数据在RD53 SystemVerilog-UVM验证环境下模拟数字像素读出芯片架构
机译:SystemVerilog设计语言允许进行电路验证
机译:使用SystemVerilog的简单硬件验证平台
机译:田纳西州戴维森县死亡现场发现的基于社区的家庭药物累积量(CACHES)分析。
机译:采用四阱技术的单片有源像素传感器(MAPS)可实现接近100%的填充因子和完整的CMOS像素
机译:使用Monte Carlo物理数据在RD53 SystemVerilog-UVM验证环境下模拟数字像素读出芯片架构
机译:基于Intel 8086微处理器的控制系统设计语言实现库的实现。
机译:使用systemverilog硬件描述语言实现模拟行为建模和IP集成的方法,系统和制造品
机译:提供SystemVerilog测试工具以实现标准化的测试语言
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。