一种高电源抑制比带隙基准电压源的设计

殷嘉琳; 李富华; 黄君山; 侯汇宇

首页> 中文期刊> 《电子与封装》 >一种高电源抑制比带隙基准电压源的设计

一种高电源抑制比带隙基准电压源的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

cqvip:设计了一种基于反馈电路的基准电压电路。通过正、负两路反馈使输出基准电压获得了高交流电源抑制比(PSRR),为后续电路提供了稳定的电压。采用NPN型三极管,有效消除了运放失调电压对带隙基准电压精度产生的影响,并对电路进行温度补偿,大大减小了温漂。整个电路采用0.35μm CMOS工艺实现,通过spectre仿真软件在室温27℃、工作电压为4 V的条件下进行仿真,带隙基准的输出电压为1.28 V,静态电流为2μA,在-20~80℃范围内其温度系数约为18.9×10-6/℃,交流PSRR约为-107 dB。

著录项

来源
《电子与封装》 |2020年第1期|28-32|共5页
作者
殷嘉琳; 李富华; 黄君山; 侯汇宇;
展开▼
作者单位

苏州大学江苏苏州215000;

苏州格美芯微电子有限公司江苏苏州215000;

展开▼
原文格式 PDF
正文语种 chi
中图分类设计;
关键词
带隙电压基准源; 电源抑制比; 低功耗; 温度系数;

相似文献

中文文献
外文文献
专利

1. 一种低温漂高电源电压抑制比带隙基准电压源设计 [J] . 谢海情 ,王振宇 ,曾健平 . 湖南大学学报（自然科学版） . 2021,第008期
2. 一种高电源抑制比的CMOS带隙基准电压源设计 [J] . 张斌 . 电子世界 . 2014,第020期
3. 一种高电源抑制比的带隙基准电压源的设计 [J] . 屠莉敏 ,何颖 ,易峰 . 电子与封装 . 2014,第011期
4. 一种高电源抑制比的CMOS带隙基准电压源设计 [J] . 程刚 ,白忠臣 ,王超 . 电子设计工程 . 2013,第008期
5. 一种高电源抑制比带隙基准电压源的设计 [J] . 刘军儒 ,牛萍娟 ,高铁成 . 天津工业大学学报 . 2010,第002期
6. 一种高性能CMOS带隙基准电压源设计 [C] . 贾有平 ,杨兵 . 第十四届全国青年通信学术会议 . 2009
7. 低温漂高电源抑制比带隙基准电压源的设计 [A] . 樊旭尧 . 2019

一种高电源抑制比带隙基准电压源的设计

摘要

著录项

相似文献

相关主题

期刊订阅