退出
我的积分:
中文文献批量获取
外文文献批量获取
包本刚; 何怡刚; 朱湘萍;
湖南科技学院,湖南,永州,425100;
湖南大学,电气学院,湖南,长沙,410082;
FPGA; 全同步; 频率计; VHDL;
机译:基于VHDL的UART串行通信模块设计与仿真
机译:基于VHDL的浮点乘法器的设计与仿真
机译:VHDL的MOD-6同步计数器的设计与实现。
机译:基于VHDL的数字频率计的设计与仿真
机译:VHDL中同步状态缓冲区的硬件实现。
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:用于符号模型检查的同步VHDL设计的Fsm建模*
机译:喷油器同步加速器偶极磁铁高精度电源的设计与仿真
机译:VHDL随机交织器架构使用的VHDL
机译:为同步全通滤光片无效同步全通
机译:光学全同接收器和光学全同接收器的同步电路
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。