首页> 中文期刊> 《现代电子技术》 >全同步数字频率计的VHDL设计与仿真

全同步数字频率计的VHDL设计与仿真

         

摘要

利用全同步频率测量原理,通过FPGA芯片在Max+Plus Ⅱ中运用VHDL语言编程设计一个全同步数字式频率计,消除了±1个计数误差,测频精度范围在DC~100 MHz,详细给出了VHDL的模块设计方法和仿真波形.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号