Microélectronique performante avec 3D Wafer Level Packaging

首页> 外文期刊>Bulletin SEV/VSE >Microélectronique performante avec 3D Wafer Level Packaging

【24h】

Microélectronique performante avec 3D Wafer Level Packaging

机译：具有3D晶圆级封装的高性能微电子产品

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

Des dimensions de plus en plus réduites, toujours plus de performances et de fonctions : voilà ce que devront désormais offrir les systèmes microélectroniques. En même temps, ils devront consommer peu d'énergie et être fabriqués à peu de frais. Une méthode pour y parvenir est l'intégration de systèmes tridimensionnelle. A Dresde, le centre ? Ail Silicon System Intégration Dresden ASSID ? de l'Institut Fraunhofer pour la fiabilité et la microintégration IZM vient d'être inauguré. Des chercheurs veulent y développer des technologies pour l'intégration tridimensionnelle de composants semi-conducteurs.

机译：尺寸越来越小，性能和功能越来越多：这就是微电子系统现在必须提供的功能。同时，它们将只消耗很少的能量并且制造便宜。实现此目的的一种方法是集成三维系统。在德累斯顿，中心？大蒜硅系统集成德累斯顿ASSID？弗劳恩霍夫研究所可靠性和微集成化研究所IZM刚刚成立。研究人员希望开发用于半导体组件的三维集成的技术。

著录项

来源
《Bulletin SEV/VSE》 |2010年第7期|P.43|共1页
作者

展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 fre
中图分类
关键词

相似文献

外文文献
中文文献
专利

1. Study of the Radio Frequency (RF) performance of a Wafer-Level Package (WLP) with Through Silicon Vias (TSVs) for the integration of RF-MEMS and micromachined waveguides in the context of 5G and Internet of Things (IoT) applications: Part 1-validation of the 3D modelling approach [J] . Iannacci J. Microsystem technologies . 2020,第12期

机译：通过硅通孔（TSV）的晶片级封装（WLP）的射频（RF）性能研究RF-MEMS和微机械波导在5G和物联网（物联网）的情况下集成（IOT）应用：部分 1验证3D建模方法
2. Wafer-level hermetic packaging of 3D microsystems with low-temperature Cu-to-Cu thermo-compression bonding and its reliability [J] . J. Fan, L. Peng, K. H. Li, Journal of Micromechanics and Microengineering . 2012,第10期

机译：具有低温Cu-Cu-Cu热压键合的3D微系统的晶圆级气密包装及其可靠性
3. Low temperature wafer-level bonding for hermetic packaging of 3D microsystems [J] . C. S. Tan, J. Fan, D. F. Lim, Journal of Micromechanics and Microengineering . 2011,第7期

机译：低温晶圆级键合，用于3D微系统的气密包装
4. WAFER-LEVEL-PACKAGING, 3D INTEGRATION AND WAFER-LEVEL LAYER TRANSFER PROCESSES THROUGH ALIGNED WAFER BONDING [C] . Thorsten Matthias, Stefan Pargfrieder, Herwig Kirchberger, International Wafer-Level Packaging Confernce . 2005

机译：晶圆级包装，3D集成和晶片级层传送过程通过对齐的晶片键合
5. Through wafer 3D Vertical Micro-Coaxial Probe for high frequency material characterization and millimeter wave packaging systems. [D] . Boone, Justin. 2013

机译：贯穿晶片的3D垂直微同轴探针，用于高频材料表征和毫米波封装系统。
6. On the Feasibility of Fan-Out Wafer-Level Packaging of Capacitive Micromachined Ultrasound Transducers (CMUT) by Using Inkjet-Printed Redistribution Layers [O] . Ali Roshanghias, Marc Dreissigacker, Christina Scherf, 2020

机译：采用喷墨印刷重新分布层对电容式微机械超声换能器（CMUT）的扇出晶圆级包装的可行性
7. Warpage Simulation by the CTE mismatch in Blanket Structured Wafer Level 3D packaging [O] . Seong Keol Kim, Chong-Min Jang, Jung-Min Hwang, 2013

机译：毯子结构晶圆级3D包装中CTE不匹配的翘曲模拟

Microélectronique performante avec 3D Wafer Level Packaging

摘要

著录项

相似文献

相关主题

期刊订阅