首页> 外文期刊>IEEE transactions on electronics packaging manufacturing >Design methodology of a robust ESD protection circuit for STI process 256 Mb NAND flash memory
【24h】

Design methodology of a robust ESD protection circuit for STI process 256 Mb NAND flash memory

机译:用于STI工艺256 Mb NAND闪存的稳健ESD保护电路的设计方法

获取原文
获取原文并翻译 | 示例
       

摘要

With the use of a device simulator, we show that an ESD protection circuit whose junction filled with contacts is suited to a scaled STI process having thin n/sup -/ junction with n/sup +/ being implanted from contact holes. We have confirmed by measurements that the protection has sufficient robustness.
机译:通过使用设备仿真器,我们显示了一种静电放电保护电路,其结点填充有触点,适合于具有n / sup-/结的n / sup + /结的薄STI工艺,该工艺是从接触孔注入的。通过测量我们已经证实该保护具有足够的鲁棒性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号