首页> 外文期刊>精密工学会誌 >日立化成における半導体用CMPスラリーの開発
【24h】

日立化成における半導体用CMPスラリーの開発

机译:日立化学开发用于半导体的CMP浆料

获取原文
获取原文并翻译 | 示例
           

摘要

シリコン半導体プロセスは,スマートフォンやノートPCで使われるロジックデバイスをはじめ,DRAM·NANDフラッシユ等のメモリーデバイスの基本的な製造技術となっている.その中で,プラナリゼーシヨンCMP(Chemical Mechanical Planarization)は直径300mmのシリコンゥヱーハを数nmの精度で加工.平坦化するプロセスであり,半導体デバイスの高集積化·高性能化を担ってきた.日立化成(株)は大手CMPスラリーメーカーのー社として,酸化膜(Si0_2)研磨用のセリア砥粒スラリーとメタル研磨用のシリカ砥粒スラリーを約20年前から開発·製品化してきたので,その状況を写真とともに紹介する.
机译:硅半导体工艺已经成为DRAM和NAND闪存等存储设备的基本制造技术,其中包括智能手机和笔记本PC中使用的逻辑设备,其中,平面化CMP(Chemical Mechanical Planarization)是这是用于使直径为300mm的硅晶片以几纳米的精度扁平化和扁平化的过程,这一直是半导体器件的高集成度和高​​性能的原因。大约20年前,我们已经开发并商业化了用于薄膜(SiO2_2)抛光的二氧化铈磨料浆和用于金属抛光的二氧化硅磨料浆,因此,我们将结合图片介绍这种情况。

著录项

  • 来源
    《精密工学会誌》 |2017年第7期|655-656|共2页
  • 作者

    近藤誠一;

  • 作者单位

    日立化成株式会社山崎事業所研磨材料開発部;

  • 收录信息
  • 原文格式 PDF
  • 正文语种 jpn
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号