...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Journal of Physics, D. Applied Physics: A Europhysics Journal >Abnormal hysteresis formation in hump region after positive gate bias stress in low-temperature poly-silicon thin film transistors
【24h】

Abnormal hysteresis formation in hump region after positive gate bias stress in low-temperature poly-silicon thin film transistors

机译：低温多晶硅薄膜晶体管正栅偏置应力后驼峰区域异常滞后形成

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Degradation in low-temperature polycrystalline-silicon thin-film transistors after electrical stress was thoroughly investigated in this work. Main channel degradation, abnormal hump generation and hysteresis appearing in the hump region can be observed after positive bias stress. Furthermore, the difference in subthreshold swing (SS) values between forward/reverse sweep is observed. The electron trapping into the gate insulator (GI) dominates the main degradation and the hump generation. Additionally, the difference in SS values which appears in the hump region is attributed to the interface traps and the hysteresis is caused by electron trapping/detrapping into GI.
机译：在该工作中彻底研究了在电应力之后的低温多晶硅薄膜晶体管中的降解。 在正偏压应力之后，可以观察到驼峰区域中出现的主沟道劣化，异常驼峰产生和滞后。 此外，观察到前/反向扫描之间的亚阈值摆动（SS）值的差异。 将电子捕获到栅极绝缘体（GI）中占主导地位和驼峰生成。 另外，在驼峰区域中出现的SS值的差异归因于界面陷阱，并且滞后是由电子捕获/剥离到GI中引起的。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号