• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>ACM Transactions on Architecture and Code Optimization >Providing Predictable Performance via a Slowdown Estimation Model
【24h】

Providing Predictable Performance via a Slowdown Estimation Model

机译：通过放缓估计模型提供可预测性能

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Interapplication interference at shared main memory slows down different applications differently. A few slowdown estimation models have been proposed to provide predictable performance by quantifying memory interference, but they have relatively low accuracy. Thus, we propose a more accurate slowdown estimation model called SEM at main memory. First, SEM unifies the slowdown estimation model by measuring IPC directly. Second, SEM uses the per-bank structure to monitor memory interference and improves estimation accuracy by considering write interference, row-buffer interference, and data bus interference. The evaluation results show that SEM has significantly lower slowdown estimation error (4.06%) compared to STFM (30.15%) and MISE (10.1%).
机译：共享主存储器处的间隙干扰不同的不同应用程序。 已经提出了几种放缓估计模型来提供可预测的性能，通过量化内存干扰，但它们具有相对较低的精度。 因此，我们提出了一个更准确的放缓估计模型，称为主存储器。 首先，SEM通过直接测量IPC来统一放缓估计模型。 其次，通过考虑写干扰，行缓冲干扰和数据总线干扰，SEM使用每群体结构来监测存储器干扰并提高估计精度。 评价结果表明，与STFM（30.15％）和MISE（10.1％）相比，SEM的放缓估计误差（4.06％）具有显着较低的放缓估计误差（4.06％）。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号