...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>ECS Solid State Letters >Impact of Gate Misalignment in Triple-Gate MOSFETs Fabricated on SOI Substrate
【24h】

Impact of Gate Misalignment in Triple-Gate MOSFETs Fabricated on SOI Substrate

机译：SOI衬底制造的三栅MOSFET中栅极未对准的影响

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The fin width non-uniformity in a dumbbell layout, caused by lithography, is a potential shortcoming of FinFETs, triple-gate, and nanowire FETs. We have investigated the electrical properties of especially designed n-channel triple-gate SOI MOSFETs, where the gate was intentionally misaligned. Misalignment degrades the device properties (threshold voltage, subthreshold slope, transconductance, DIBL) when the gate is shifted from the central region of the channel. The channel-to-substrate coupling is minimized in symmetrical devices where the gate controls the thinnest section of the fin. The misalignment effects are explained by accounting for fin width non-uniformity, short-channel, and 3D inter-gate coupling mechanisms.
机译：由光刻引起的哑铃布局中的翅片宽度不均匀是FinFET，三栅极和纳米线FET的潜在缺点。 我们研究了特别设计的N沟道三栅SOI MOSFET的电气特性，其中栅极故意错位。 当栅极从信道的中心区域移位时，未对准降低了器件性质（阈值电压，亚阈值斜率，跨导，DIBL）。 在栅极控制翅片的最薄部分的对称装置中最小化通道到基板耦合。 通过占Fin宽度不均匀性，短通道和3D间栅极耦合机构来解释未对准效果。

著录项

  • 来源
    《ECS Solid State Letters》 |2012年第2期|共3页
  • 作者

    K-I Na; S. Cristoloveanu; W. Xiong;

  • 作者单位

    Convergence Components and Materials Research Laboratory Electronics and Telecommunications Research Institute (ETRI) Daejeon Korea;

    IMEP-LHAC 38016 Grenoble Cedex 1 France;

    Texas Instruments Dallas Texas USA;

  • 收录信息
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类 电化学工业;
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号