• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Journal of Low Power Electronics >A Novel High Frequency Low Voltage Low Power Current Mode Analog to Digital Converter Pipeline
【24h】

A Novel High Frequency Low Voltage Low Power Current Mode Analog to Digital Converter Pipeline

机译：一种新型高频低压低功率电流模式模拟到数字转换管道

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper introduces a novel structure for the realization of a low voltage, low power current-mode analog to the digital converter (ADC) pipeline (12 bits). The proposed structure of the ADC is based on a novel design of a current comparator and Digital to Analog Converter (DAC) structure.This modification allows us to reach a higher speed, lower voltage, and lower power dissipation. ELDO simulators using 0.18 μm, CMOS and TSMC parameters are performed to confirm the workability of this architecture. The proposed ADC is powered with a 1 V supply voltage. It is characterizedby wide conversion frequency (350 MHz) and low power consumption that is 2.76 mW.
机译：本文介绍了一种用于实现低电压，低功率电流模式模拟到数字转换器（ADC）管道（12比特）的新颖结构。 ADC的所提出的结构基于电流比较器和数模转换器（DAC）结构的新颖设计。该修改允许我们达到更高的速度，更低的电压和较低的功耗。 执行使用0.18μm，CMOS和TSMC参数的ELDO模拟器以确认此架构的可加工性。 所提出的ADC配有1 V电源电压。 它的特点是转换频率范围（350 MHz）和低功耗为2.76 MW。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号