一种检测离子阱注入形貌对器件性能影响的方法

技术领域

本发明涉及集成电路制造领域，尤其涉及到一种检测离子阱注入 形貌对器件性能影响的方法。

背景技术

在现有的技术领域中，信息技术的基础都围绕着一个场效应晶体 管展开，并且随着信息技术的不断向前发展，集成电路工艺表现的越 来越成熟。

现有芯片上的电路制造工艺都包含几百步的工序，主要分为光 刻、刻蚀、清洗、薄膜生长和离子注入等几大模块工艺，因此随着集 成电路工艺的发展及特征尺寸的不断缩小，芯片上电路的分布也越来 越复杂，在如此高密度分布情况下，特别的是当集成电路制造工艺出 现异常时晶体管之间的相互影响也会越来越大，最终会影响到产品的 良率。如图1所示，当器件尺寸不断缩小，芯片上两个相互放置的晶 体管的间距变得很近，导致N型和P离子阱之间的距离也变得越来越 小，所以一旦采用离子注入工艺向其所对应的硅材料中注入不同种类 和剂量的离子时出现异常偏差可能会导致离子阱的形貌发生变化，从 而使不同种类的离子相互扩散并最终导致芯片的性能失效。然而离子 阱的形貌出现异常在生产工艺中是比较难于发现的，需要在最终的电 性测试中才能反映出来，因此一旦出现异常可能往往会器件的生产造 成极高的风险隐患。

中国专利(CN102593132A)本发明属于硅基光接收机技术领域， 涉及一种基于标准CMOS工艺叠层差分双光电探测器，包括：呈垂直 分布的MSM型光电探测器、双光电二极管型光电探测器以及位于两 者之间的隔离层，其中，双光电二极管型光电探测器制作在硅衬底 PSUB上，使用P+/N阱结作为工作二极管，N阱/Psub结作为屏蔽二极 管，位于下方，其阴极P+与阳极N+相间分布，每两个阳极N+间的阴 极P+数量为3～4个；MSM(metal-semiconductor-metal，金属半导体 金属)型光电探测器制作在低掺杂多晶硅(poly)上。本发明提供的 光电探测器，能够由一路输入光信号得到两路相互隔离的光电流信 号；提高光注入效率；使基于标准CMOS工艺的光接收机在保证带宽 和频率特性的情况下获得足够的响应度。

通过该专利的方法提高了该光电探测器的光注入效率，通过测量 P离子阱与N离子阱相互隔离的光电流信号，监测两阱的正常工作状 态，随时监测两阱是否发生形貌异常，同理将其应用于晶体管中亦可 以测出P离子阱与N离子阱是否出现异常的工作状态，但是操作比较 复杂，获取信息成本较高，同时也没有确定P离子阱与N离子阱形貌 出现异常对器件良率的影响。

发明内容

鉴于上述问题，本发明提供一种检测离子阱注入形貌对器件性能 影响的方法。通过该方法可以测出P离子阱与N离子阱是否出现异常 的工作状态，以及解决操作手段比较复杂，获取信息成本较高，同时 也没有确定P离子阱与N离子阱形貌出现异常对器件良率的影响的缺 陷。

本发明解决上述技术问题所采用的技术方案为：

一种检测离子阱注入形貌对器件性能影响的方法，其中，所述方

法包括：

步骤S1、于一衬底分别掺杂P型离子和N型离子，形成多个不 同的离子阱组，所述各离子阱组均包括相邻的一P型离子阱和一N 型离子阱，且任一离子阱组中的P型离子阱与N型离子阱之间的间 距较其他余下离子阱组中的P型离子阱与N型离子阱的间距不同；

步骤S2、于所述P型离子阱上制作一NMOS晶体管，于所述N 型离子阱上制作一PMOS晶体管；

步骤S3、形成位于所述NMOS晶体管和PMOS晶体管各自包括 的源极、漏极上的金属接触孔；

步骤S4、观察各离子阱组中邻近PMOS晶体管的P型离子阱的 源极或漏极与邻近NMOS晶体管的N型离子阱的源极或漏极上的金 属接触孔的亮暗变化；

其中，通过观察所述金属接触孔的亮暗变化，检测P型离子阱或 N型离子阱的形貌变化对器件性能未造成负面影响的P、N型离子阱 的最小安全间距。

上述的检测离子阱注入形貌对器件性能影响的方法，其中，所述 P离子阱与所述N离子阱间的间距以制造工艺中离子阱间距最小距离 为基准等比例放大组成所述离子阱组。

上述的检测离子阱注入形貌对器件性能影响的方法，其中，所述 放大比例为正负50％。

上述的检测离子阱注入形貌对器件性能影响的方法，其中，步骤 S1中，采用离子注入法于所述衬底中分别注入不同种类和不同剂量 的P型离子和N型离子。

上述的检测离子阱注入形貌对器件性能影响的方法，其中，步骤 S1中，采用离子注入法于所述衬底中分别注入不同种类或不同剂量 的P型离子和N型离子。

上述的检测离子阱注入形貌对器件性能影响的方法，其中，通过 一电子显微镜观察所述源极、漏极上的金属接触孔的亮暗变化。

上述的检测离子阱注入形貌对器件性能影响的方法，其中，若其 中一离子阱组的金属接触孔的亮暗未出现变化，且与其相邻的离子阱 组的金属接触孔的亮暗出现变化，则金属接触孔的亮暗未出现变化的 离子阱组所包括的P型离子阱和N型离子阱之间的距离即为离子阱 扩散的最小安全间距。

上述技术方案具有如下优点或有益效果：

本发明公开的一种检测离子阱注入形貌对器件性能影响的方法， 通过设计一去除氧化隔离层的半导体衬底，并观察形成位于NMOS 晶体管和PMOS晶体管的源、漏极上的金属接触孔的亮暗程度，判 断离子阱的偏移对器件性能的负面影响并检测出未造成该负面影响 的两阱之间的最小间距。而且通过进一步的分析发生金属接触孔的亮 度异常变化下面的P离子阱与N离子阱的间距，可以分析出不同离 子阱间距发生离子阱形貌偏移时对器件性能的影响。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附 附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1是现有技术中的晶体管剖面结构示意图；

图2是本发明实施例中晶体管剖面结构示意图；

图3是本发明实施例中离子阱组示意图；

图4是本发明实施例中正常离子阱组中的金属接触孔呈亮暗特 征示意图；

图5是本发明实施例中离子阱形貌偏移的晶体管剖面结构示意 图；

图6是本发明实施例中离子阱组中的金属接触孔亮度异常的示 意图。

具体实施方式

一种检测离子阱注入形貌对器件性能影响的方法，包括：于一衬 底中分别掺杂P型离子和N型离子，形成多个离子阱组，各离子阱 组均包括相邻的一P型离子阱和一N型离子阱，且任一离子阱组中 的P型离子阱与N型离子阱之间的间距较其他余下离子阱组中的P 型离子阱与N型离子阱的间距不同；于P型离子阱上制作一NMOS 晶体管，于N型离子阱上制作一PMOS晶体管；形成位于所述NMOS 晶体管和PMOS晶体管各源极、漏极上的金属接触孔；观察各离子 阱组中邻近PMOS晶体管的P型离子阱的源极或漏极与邻近NMOS 晶体管的N型离子阱的源极或漏极上的金属接触孔的亮暗变化。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本 发明的限定。

具体的如图1～6所示，首先在一半导体衬底中掺杂P型离子与N 型离子，形成若干数量的离子阱组。如图2所示，任一离子阱组中均 包括相邻的一P型离子阱1与一N型离子阱2(该P型离子阱1与N 型离子阱2均为该衬底的一部分，两阱之间未填充STI(Shallow Trench  Isolation，浅沟槽隔离)结构7)。

在一种可选但非限制性的实施例中，在半导体衬底形成若干数量 的离子阱组，如图3，并将它们作为多个监控组或者测试组(a₁、 a₂...a_n-m...a_n)，其中n大于m并为非零自然数，且测试组(a₁、a₂...a_n-m...a_n) 中的P型离子阱1与N型离子阱2的间距各不相同。在该若干数量 的测试组中，预先设定好最小距离尺寸的测试组假设为a_n-m(该测试 组中的P型离子阱P_n-m与N型离子阱N_n-m的间距为工艺制造中离子 阱的最小距离尺寸)，并以该测试组为基准根据P、N型离子阱间距 尺寸的正负X％依次放大，形成P型离子阱1与N型离子阱2间的间 距分别为(b₁、b₂...b_n-m...b_n)的上述测试组(a₁、a₂...a_n-m...a_n)。

例如体现如下：以P型离子阱1与N型离子阱2间距尺寸正负 等比例放大的测试组中a_n-m与前一个测试组a_n-m-1中的P_n-m-1、N_n-m-1 阱的间距额外减少X％即b_n-m(1-X％)，与后一个测试组a_n-m+1中的 P_n-m+1、N_n-m+1阱的间距额外增大X％即bn-m(1+X％)。在一种可选但 非限制性的实施例中，第n-m个测试组a_n-m与前一个测试组a_n-m-1中 的P型离子阱1与N型离子阱2的间距额外减少X％(X＝50)，与后 一个测试组a_n-m+1中的P型离子阱1与N型离子阱2的间距额外增大 X％(X＝50)并以此类推，形成如图3所示的结构。

在本发明的实施例中，优选的采用离子注入法于该半导体衬底中 注入不同种类和不同剂量的离子，形成测试组(a₁、a₂...a_n-m...a_n)，如 图3所示：向该半导体衬底中注入浓度为j的磷和硼离子形成磷N型 离子阱和硼P型离子阱，或者向该半导体衬底中注入浓度为k的砷和 硼化氟离子形成砷N型离子阱和硼化氟P型离子阱。其中上述离子 的具体浓度和种类根据生产工艺的需求而设定，并不仅仅固定于某一 定值，只要能达到本发明目的即可。

然后，在上述图2中的P型离子阱1上制作器件例如NMOS晶 体管，并于N型离子阱2上制作的器件例如PMOS晶体管；同时形 成位于该NMOS晶体管和PMOS晶体管中各栅极4两侧、源极5及 漏极6上的金属接触孔3。

进一步的，观察各测试组中邻近PMOS晶体管的P型离子阱1 的漏极6与邻近NMOS晶体管的N型离子阱2的源极5上的金属接 触孔3的亮暗变化。

如图4所示，正常的测试组(a₁、a₂...a_n-m...a_n)中的P型离子阱 (P₁、P₂...P_n-m...P_n)对应的金属接触孔3呈亮色，N型离子阱(N₁、 N₂...N_n-m...N_n)对应的金属接触孔3呈暗色，根据这一原理，在本发明 的实施例中，通过观察金属接触孔3的亮暗变化，检测P型离子阱1 或N型离子阱2的形貌变化对器件性能未造成负面影响的P、N型离 子阱的最小间距。

在一种可选但非限制性的实施例中该测试组(a₁、a₂...a_n-m...a_n) 中倘若采用离子注入工艺这步骤中发生测试组中离子阱形貌偏移，例 如，如图5所示的临近NMOS晶体管的某一N型离子阱形貌发生偏 移(多余的N型离子阱偏移物8)。

进一步的，通过一电子显微镜观察该测试组(a₁、a₂...a_n-m...a_n) 中P型离子阱1与N型离子阱2对应的源极5、漏极6之上的金属接 触孔3的亮暗变化，在本发明的实施例中，栅极4对P型离子阱1或 者N型离子阱2源极5与漏极6具有隔离效应：即在采用离子注入 法于P型离子阱1以及N型离子阱2进行上述的离子注入时，由于 测试组(a₁、a₂...a_n-m...a_n)中栅极4隔离后的离子阱的面积逐渐减小 (即图6中A₁-A_n中的离子阱的面积逐渐减小，或者间距(b₁、 b₂...b_n-m...b_n)逐渐变大))，由于其整个离子注入的剂量较大，因此在P、 N型离子阱间距较小时更易观察到离子阱形貌的偏移以及对器件性 能的影响。

优选的，以P型离子阱1与N型离子阱2之间的间距(b₁、 b₂...b_n-m...b_n)逐渐变大的方向观察所对应的金属接触孔3的亮暗变化， 例如，如图6所示，倘若测试组(a₁、a₂...a_n-m)中只邻近PMOS晶体 管的P型离子阱1漏极6上的金属接触孔3的亮暗变化出现异常即邻 近NMOS晶体管的N型离子阱2的源极5之上的金属接触孔3呈暗 色，但是与邻近PMOS晶体管的P型离子阱1的漏极6上的金属接 触孔3由亮色变成暗色，说明该测试组(a₁、a₂...a_n-m)中P型离子阱 1与N型离子阱2之间的间距(b₁、b₂...b_n-m)在离子阱形貌偏移情况下 对器件的性能造成的负面的影响；与此同时倘若测试组(a_n-m+1...a_n) 中邻近PMOS晶体管的P型离子阱1的漏极6上的金属接触孔3的 亮暗变化未出现异常即邻近NMOS晶体管的N型离子阱2的源极5 之上的金属接触孔3呈暗色，与邻近PMOS晶体管的P型离子阱1 的漏极6上的金属接触孔3呈亮色，说明该测试组(a_n-m+1...a_n)中P 型离子阱1与N型离子阱2之间的间距(b_n-m+1...b_n)在离子阱形貌偏移 情况下对器件的性能未造成负面的影响。因此检测P型离子阱1或N 型离子阱2的形貌变化对器件性能未造成负面影响的P、N型离子阱 的最小间距为b_n-m+1，同样从另一方面来说无论离子阱形貌偏移量多 少，只要保证P型离子阱1与N型离子阱2的间距至少为b_n-m+1即可。

通过本发明的技术，可以在线的检测离子注入条件下，P型离子 阱1与N型离子阱2发生形貌变化对晶体管器件性能的影响，而且 通过进一步的分析发生金属接触孔3的亮度异常变化下面的P离子阱 1与N离子阱2的间距，可以分析出不同离子阱间距发生离子阱形貌 偏移时对器件性能的影响。

综上所述，本发明公开的一种检测离子阱注入形貌对器件性能影 响的方法，通过设计一去除氧化隔离层的一半导体衬底，并观察形成 位于NMOS晶体管和PMOS晶体管的源、漏极上的金属接触孔的亮 暗程度，判断离子阱的偏移对器件性能的负面影响并检测出未造成该 负面影响的两阱之间的最小间距。而且通过进一步的分析发生金属接 触孔的亮度异常变化下面的P离子阱与N离子阱的间距，可以分析 出不同离子阱间距发生离子阱形貌偏移时对器件性能的影响。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正 无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真 实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等 价的范围与内容，都应认为仍属本发明的意图和范围内。