在0相与180相区域周围形成边界区域以增强透明电场相移位光罩的方法

技术领域

本发明主要关于集成电路和制造集成电路的方法。更具体的，本发明关于产生相移位图案来改善栅极和其它各层、结构或需要次名义尺寸(sub-nominal dimensions)的区域的图案化。

背景技术

半导体装置或集成电路(IC)可包括数百万个诸如晶体管的组件。超大规模集成电路(ULSI)可包括互补金属氧化物半导体(CMOS)场效晶体管(FET)。虽然现有的系统和工艺具有在IC上制造数百万个IC组件的能力，但是仍然需要减小IC组件细微结构的尺寸，来增加IC上组件的数目。

欲达成较小尺寸IC组件细微结构的一个限制是现有的光刻技术的能力。光刻技术是一种将图案和影像从一个媒介转印到另一个媒介的工艺。现有的IC光刻技术使用对紫外光(UV)敏感光阻。紫外光通过光栅(reticle)或光罩(mask)投射到光阻，以在IC上建立组件图案。现有的IC光刻技术工艺受限于他们转印诸如接点、沟渠、多晶硅线条或门级结构的小的细微结构的能力。

一般而言，现有的光刻技术工艺(例如，投射光刻技术和远紫外线光刻技术)没有足够的分辨率和正确性来一致地制造最小尺寸的小细微结构。分辨率会受许多不利现象的影响，这些现象包括：光的绕射、透镜像差、机械稳定度、污染、光阻材料的光的性质、光阻对比、光阻膨胀、光阻的热流等，而使诸如接点、沟渠、栅极和因此而得的IC组件受限于他们能够达到有多小的极限。

举例而言，当集成电路设计细微结构的尺寸为0.5微米(μm)或更小，而光学光刻技术的最佳分辨率需要有透镜系统的最大可获得的数值孔径(NA)。当获得好的分辨率时，并不能获得优越的聚焦能力，反之亦然，因为透镜系统的场的深度反比于NA，且集成电路的表面不能够光学上平坦。结果，当于半导体工艺中最小可实现的尺寸减小时，则达到了现有的光学光刻技术的极限。尤其是，当最小尺寸趋近于0.1微米时，则传统的光学光刻技术不能够再有效地使用。

为了希望减小细微结构的尺寸，集成电路(IC)制造商建立了一种称的为″相移位″的技术。在相移位中，由在光学光刻技术光罩上的二个邻近的透明区域所引起的破坏性干涉，用来建立在光阻层上非曝光的区域。相移位利用一种现象，其中光通过光罩上的透明区域呈现出一种波的特征，而使得从光罩材料出来的光的相位为透过光罩材料的光的行程距离的函数。此距离等于光罩材料的厚度。

相移位可增进由光罩产生的影像的品质。透过从邻近的透明区域来的干涉光而产生在光阻层上所希望的非曝光区域，该透明区域具有光通过邻近孔径的相位而相对于彼此移位180度的性质。黑暗的未曝光区域将沿着相移位区域的边界而形成在光阻层上，该相移位区域将由透过他们的光的破坏性干涉所引起。

相移位光罩为已知而已经使用于各种组态中，如由B.J.Lin所提出的文章″相移位光罩增益边缘(Phase-Shifting Masks Gain anEdge)″发表于″电路与装置″，1993年3月号，第28-35页。上述的组态称之为交替相移位光罩(PSM)。

在一些情况中，用来设计相移位光罩的相移位算法定义了仅些许延伸出作用层的作用区域的相移位区域。举例而言，多晶硅的剩余长度一般由场(field)或修整(trim)光罩所界定。然而，此方法本身并非没有问题。例如，当相移位光罩和场光罩从相移位区域转移至场光罩区域时，他们之间的对准补偿可能在多晶硅衬底产生扭结(kink)或挤压的(pinched)区域。而且，因为场光罩用来在作用区域外转印多晶硅的密集、窄的线条，则场光罩变得如同相移位光罩般的严格与严谨。

多晶硅或″聚硅(poly)″配置的相移位图案化已经证明可增进制造和使能获得较小的图案化线条和窄的间距。这些项目能因所希望的线宽和间距收缩而进一步增强，但是这样有些冒险和具复杂性。

现有的用相移位器来图案化已通过仅移位最小的所希望的尺寸区域而达成--通常为作用图案上的聚硅栅极或窄聚硅。离开作用区域的图案化的聚硅线通常使用与在作用区域上图案化的聚硅线相似的设计规则来布置。当如此布置时，可在相移位图案化和二进制图案化之间作许多的转移。转移区域可能造成线宽损失，和增加装置遗漏。

现用的交替相移位光罩(PSM)设计用于多晶硅层，通常重点摆在使得能够通过应用在栅极区域周围的交替相移位区域(也就是说，多晶硅和作用区域的相交区域)而使得栅极缩小。一种如此的交替PSM设计揭示于美国专利第5,573,890号，由Christopher A.Spence(本申请案发明人其中之一)所申请的案名为″使用相移位光罩的光学光刻技术方法(METHOD OF OPTICAL LITHOGRAPHY USING PHASE SHIFT MASKING)″，该案转让给本发明的受让人。

发展出一种增强相移位的方法，来减少转移区域，并将这些区域从作用边缘移开以加宽聚硅或聚硅图案的角，在此线宽损失将会减小或不受影响。这种增强相移位方法的范例揭示于美国专利申请序号第09/772,577号中，案名为″相移位光罩及制造此相移位光罩的系统与方法(PHASE SHIFT MASK AND SYSTEM AND METHOD FOR MAKING THE SAME)″，由Todd P.Lukane(本申请案发明人其中之一)在2001年1月30日提出申请，并转让给本发明的受让人，该申请案将结合本说明书作为参考。

Lukane专利申请的说明书说明二元光罩和相位光罩，该相位光罩界定了多晶硅图案的部分和必须具有极受控制的临界尺寸(CD)(最小线宽)。相位光罩基本上具有很容易图案化的长窄的开口，但是二元光罩在隔离区域和密集区域具有小的开口和小的线。因此，二元光罩的图案化可能很复杂而此技术的制造界限将受到限制。在这两种简单相位和增强相位方法中，二种光罩受到严格要求和有不同的最佳化显示和图案化状况。

其它已知的系统使用″节点″为基础的方法而不是使用特定栅极的方法，来产生尝试使用相移位至所有最小多晶硅几何区域(场与门级二者)的指示。二个以″节点″为基础的方法的例子，包括例如Galan等人发表的″对于多晶硅层级用于随机逻辑电路的交替型相移位光罩的应用(Application of Alternating-Type Phase Shift Mask toPolysilicon Level for Random Logic Circuit)″，发表于1994年12月出刊的日本应用物理期刊第33(1994)册，第6779-6784页；和由Liebmann等人获准的美国专利第5,807,649号，案名为″光刻技术图案化方法和用此方法制成的具有光场修整光罩的光罩组(LITHOGRAPHICPATTERNING METHOD AND MASK SET THEREFOR WITH LIGHT FIELD TRIMMASK)″。

考虑到这个已知的技术，须对透明场相移位光罩(PSM)和场或修整光罩方法作改良，而获得简单、更可靠的光罩制造，和较佳的晶圆成像。再者，须通过封闭相移位光罩细微结构而使变化或光邻近修正(OPC)的使用为最小。又再者，须产生相移位图案以改善栅极图案化和其它需要次名义尺寸的层。

发明内容

本发明关于一种将边界区域加到界定多边形的0相位图案末端，以及加到180相区域的外侧边缘的技术。此技术能改善线端图案界定和改善制造能力和图案化工艺界限。增加的边界区域可更容易作光罩检查、用铬界定相位蚀刻区域、平衡像差(coma)和其它的图案化事件、和平衡线端二侧的光，而得到更可预测的最终光阻图案。

一个实施例关于设计相移位光罩的方法。此方法可包括识别相移位光罩的第一相位区域的边缘；扩张所识别的边缘以沿着第一相位区域的边缘界定窄线；和沿着第一相位区域的边缘在窄线上形成相位区域边界。第一相位区域位于邻近关键的多晶硅区域，而确认的区域并非邻近关键的多晶硅区域的第一相位区域的边缘。

另一个实施例关于产生相移位图案的方法，以改善栅极的图案化和需要次名义尺寸的其它各层。此方法可包括界定关键的栅极区域；在关键的栅极区域的每一侧建立相位区域；对于关键的栅极区域的每一侧的相位区域指定相反的相位极性；用指定的相位极性增强相位区域；界定相位转移可能发生的破裂区域；产生多边形以界定其它的边缘并排除已界定的破裂区域；以及组构0相区域外的边界区域以形成相移位边界。

另一个实施例关于用0相区域和180相区域的外侧边缘周围的铬边界来增强透明场相移位光罩的方法。此方法可包括将相位极性指定到包括第一相位区域和第二相位区域的相位区域；界定指定的相位区域的边缘；在第一相位区域增加的边缘的周围建立第一边界区；在第一相位区域的第一边界区形成铬边界；在第二相位区域的增加的边缘的周围建立第二边界区；以及在第二相位区域周围的第二边界区形成相移位边界。

另一个实施例关于一种组构成以用于集成电路工艺的光罩。此光罩可包括由0相区域的第一边缘和180相区域的第一边缘所界定的关键多晶硅区段；位于180相区域的第二边缘外侧的第一铬边界区域；以及0相区域的第二边缘的周围的第二铬边界区域。180相区域的第二边缘不同于180相区域的第一边缘，其中该铬边界区域包括不透明的材料。0相区域的第二边缘不同于0相区域的第一边缘。

本领域一般技术人员参阅下列的图式、详细说明、和所附权利要求后，本发明的其它原理特征和优点将变得更为清楚。

附图说明

下面将参照所附图式，而说明下文中的实施例，其中相同的参考数字表示相同的组件。

图1为根据本发明的一实施例，形成相移位光罩方法的步骤的流程图；

图2为根据本发明的一实施例，相移位光罩设计的上平面视图；

图3为根据本发明的一实施例，组构成以用于图2的相移位光罩设计，场或修整光罩设计的上平面视图；

图4为根据本发明的一实施例，分离180相区域和0相区域和对应的修整光罩的部分的多晶硅线的方块图；以及

图5为根据本发明的一实施例，分离180相区域和0相区域和对应的修整光罩的部分的多晶硅线的方块图。