首页> 中国专利> 通过组合选择性外延和共形外延的用于CMOS的图案化硅衬底上的非硅器件异质层

通过组合选择性外延和共形外延的用于CMOS的图案化硅衬底上的非硅器件异质层

页面导航

摘要
著录项
法律信息
相似文献

摘要

在于浅沟槽隔离(STI)区之间形成的沟槽中的一个或一对的底部处从衬底表面外延地生长单个鳍状物或一对共集成的n-型和p-型单晶电子器件鳍状物。对一个或多个鳍状物进行图案化并对STI区进行蚀刻，以形成在STI区的经蚀刻的顶部表面之上延伸的一个或多个鳍状物的高度。鳍状物高度可以是鳍状物宽度的至少1.5倍。以一种或多种共形外延材料外延地包覆每一个鳍状物的暴露的侧壁表面和顶部表面，以在鳍状物上形成器件层。在生长鳍状物之前，可以从衬底表面生长均厚缓冲外延材料；并且在于均厚层之上形成的STI沟槽中生成鳍状物。这种鳍状物的形成降低了来自材料界面晶格失配的缺陷。

著录项

公开/公告号CN105531801A

专利类型发明专利
公开/公告日2016-04-27

原文格式PDF
申请/专利权人英特尔公司;
展开▼

申请/专利号CN201380079155.2
发明设计人 N·戈埃尔;R·S·周;J·T·卡瓦列罗斯;B·舒-金;M·V·梅茨;N·慕克吉;N·M·泽利克;G·杜威;W·拉赫马迪;M·拉多萨夫列维奇;V·H·勒;R·皮拉里塞泰;S·达斯古普塔;
展开▼

申请日2013-09-27
分类号H01L21/336;H01L21/20;
代理机构永新专利商标代理有限公司;
代理人王英
地址美国加利福尼亚
入库时间 2023-12-18 15:37:44

法律信息

法律状态公告日

法律状态信息

法律状态
2020-01-10

发明专利申请公布后的驳回 IPC(主分类):H01L21/336 申请公布日:20160427 申请日:20130927

发明专利申请公布后的驳回
2016-09-21

实质审查的生效 IPC(主分类):H01L21/336 申请日:20130927

实质审查的生效
2016-04-27

公开

公开

相似文献

专利
中文文献
外文文献

1. 通过组合选择性外延和共形外延的用于CMOS的图案化硅衬底上的非硅器件异质层 [P] . 中国专利： CN105531801A . 2016-04-27
2. 用于硅CMOS相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构 [P] . 中国专利： CN106575670A . 2017-04-19
3. Non-silicon device heterolayers on patterned silicon substrate for CMOS by combination of selective and conformal epitaxy [P] . 美国专利： US10249490B2 . 2019-04-02

机译：选择性和共形外延相结合在CMOS图案化硅基板上的非硅器件异质层
4. Non-silicon device heterolayers on patterned silicon substrate for CMOS by combination of selective and conformal epitaxy [P] . 美国专利： US9640537B2 . 2017-05-02

机译：选择性和共形外延相结合在CMOS图案化硅基板上的非硅器件异质层
5. NON-SILICON DEVICE HETEROLAYERS ON PATTERNED SILICON SUBSTRATE FOR CMOS BY COMBINATION OF SELECTIVE AND CONFORMAL EPITAXY [P] . 韩国专利： KR102106348B1 . 2020-05-04

机译：选择性和保形表位组合的CMOS硅衬底上的非硅器件异质层