用于数字X射线检测器装置的薄膜晶体管阵列基板、数字X射线检测器装置及其制造方法

技术领域

本公开涉及用于数字X射线检测器装置的薄膜晶体管阵列基板以及能够最小化对准标记的不正确识别的该数字X射线检测器装置及其制造方法。

背景技术

由于X射线的波长短，因此X射线可能会容易地穿过对象。X射线的透射率取决于对象的内部密度。因此，可以通过检测透射通过对象的X射线的量来观察对象的内部结构。

在医学领域中使用的基于X射线的检查方法之一是胶片打印方案。然而，在胶片打印方案中，为了核查结果，拍摄了图像，并且然后打印胶片。因此，需要长的时间来核查结果。尤其是，在胶片打印方案中，在存储和保存已打印的胶片方面存在一些困难。

已经开发了使用薄膜晶体管的数字X射线检测器(DXD)装置，并已在医学领域中广泛使用该装置。

DXD装置检测透射通过对象的X射线的透射率，并基于该透射率将对象物的内部状态显示在显示器上。

因此，数字X射线检测器装置可以显示对象的内部结构，而无需使用附加的胶片和打印纸。此外，DXD装置可以在X射线拍摄后立即实时核查结果。

发明内容

可以通过使用多个掩模重复沉积和图案化多个层来形成诸如数字X射线检测器装置的驱动薄膜晶体管或PIN二极管的部件。

在这种情况下，使用一个或多个对准标记来对准掩模，以最小化顺序堆叠的每一层的未对准。

使用诸如显微镜或照相机的设备来识别对准标记，以确定并调整掩模的对准，从而根据期望设计精确地形成层。

数字X射线检测器装置检测数字X射线检测面板内部的电流以基于该电流来实现图像，并且使用对光做出响应的光电PIN(P型半导体-本征型半导体-N型半导体)二极管。

PIN二极管包括PIN层，该PIN层是具有1μm或更大厚度的高沉积膜，并且该PIN层是使用干法蚀刻气体形成的。

在这种情况下，由于在PIN层可能被完全蚀刻的区域处的PIN层的厚的厚度，可能无法完全蚀刻PIN层，并且可能剩余PIN剩余膜作为PIN层的蚀刻残留物。

如果PIN剩余膜覆盖对准标记的至少一部分，则可能会发生对准标记的不正确识别，从而降低了形成PIN层之后的工艺精度，并阻碍了对数字X射线检测器面板的正确检查。

因此，本公开的发明人发明了用于数字X射线检测器装置的薄膜晶体管阵列基板和能够使对准标记的不正确识别最小化的数字X射线检测器装置及其制造方法。

本公开提供了用于数字X射线基板的薄膜晶体管阵列基板和能够最小化对准标记中的PIN剩余膜的形成的数字X射线检测器装置及其制造方法。

本公开还提供了用于数字X射线基板的薄膜晶体管阵列基板和能够最小化形成PIN层之后对准标记的不正确识别的数字X射线检测器装置及其制造方法。

本公开的目的不限于上述目的，并且未提及的本公开的其他目的和优点可以通过以下描述来理解，并且可以通过本公开的实施例更清楚地理解。还容易理解，本公开的目的和优点可以通过所附权利要求中描述的特征及其组合来实现。

根据本公开的实施例，提供了用于数字X射线检测器装置的薄膜晶体管阵列基板和能够最小化形成PIN层之后对准标记中的PIN剩余膜的形成和对准标记的不正确识别的数字X射线检测器装置及其制造方法。

根据本公开的实施例，用于数字X射线检测器装置的薄膜晶体管阵列基板和数字X射线检测器装置包括：包括驱动区域和非驱动区域的基础基板(base substrate)；至少一个PIN二极管，设置在基础基板的驱动区域内并且包括下电极、PIN层和上电极；以及至少一个对准标记，设置在基础基板的非驱动区域内，并且对准标记包括第一对准标记层、对准PIN层和第二对准标记层。

在这种情况下，第一对准标记层、对准PIN层和第二对准标记层可以顺序地堆叠在基础基板上。

驱动薄膜晶体管设置在基础基板的驱动区域中，连接到PIN二极管，并且包括有源层、第一电极、第二电极和栅极电极，并且第一对准标记层可以由与栅极电极相同的材料制成。

另外，PIN层可以由与对准PIN层相同的材料制成，偏置电极可以设置在PIN层上，并且第二对准标记层可以由与偏置电极相同的材料制成。

另外，根据本公开的实施例，用于制造用于数字X射线检测器装置的薄膜晶体管阵列基板的方法包括：i)在基础基板的驱动区域内的至少一个像素中形成驱动薄膜晶体管，驱动薄膜晶体管包括有源层、第一电极、第二电极和栅极电极，并在非驱动区域内的至少一个对准标记中形成第一对准标记层；ii)在驱动薄膜晶体管上形成下电极；iii)在基础基板的整个表面上方形成PIN膜，并在PIN层上形成上电极膜；iv)在上电极膜上形成光致抗蚀剂以对应于对准标记和像素中的每一个；v)在对准标记中形成对准PIN层和对准上电极层，并通过对上电极膜和PIN膜进行图案化来在像素中形成包括下电极、PIN层和上电极的PIN二极管；以及vi)在对准上电极层上方形成第二对准标记层，并在上电极上方形成偏置电极。

在这种情况下，可以通过相同的图案化工艺来形成栅极电极和第一对准标记层，可以通过相同的图案化工艺来形成PIN层和对准PIN层，并且可以通过相同的图案化工艺来形成偏置电极和第二对准标记层。

根据本公开，通过与使用用于在像素中形成PIN层的光致抗蚀剂的图案化工艺相同的图案化工艺，在第一对准标记层上方形成对准PIN层。因此，可以通过对准标记中的图案化工艺来最小化不期望的PIN剩余膜的形成。

此外，根据本公开，在第一对准标记层上形成对准PIN层，并且还形成第二对准标记层，并且可以在形成PIN层之后将第二对准标记层用作对准标记以最小化PIN层形成后，对准标记的不正确识别。

除了上述效果外，将一起描述本公开的特定效果，同时描述实现本公开的特定事项。

附图说明

图1是示出数字X射线检测器装置的示意性框图。

图2是示出示例数字X射线检测器装置的示意性平面图。

图3是示出沿数字X射线检测器装置的线I-I′取得的示例区域的平面图。

图4是示出沿数字X射线检测器装置的线II-II′和III-III′取得的示例区域的截面图。

图5示出了形成在基础基板上方的干法蚀刻气体的主要活性区域和干法蚀刻气体的脆弱区域。

图6示出了PIN(P型半导体-本征型半导体-N型半导体)剩余膜。

图7A和图7B是示出可以在PIN层形成工艺期间形成的PIN剩余膜的工艺图。

图8A示出了被PIN剩余膜覆盖的对准标记的一些区域。图8B示出了未被PIN剩余膜覆盖的对准标记。

图9A至图9F是示出用于制造用于数字X射线检测器装置的薄膜晶体管阵列基板的示例方法的工艺图。

具体实施方式

参考附图详细描述本公开的一些实施例。因此，本公开所属领域的技术人员可以容易地实现本公开的技术思想。在本公开的描述中，如果确定与本公开有关的众所周知的技术的详细描述不必要地使本公开的主旨不清楚，则可以省略该详细描述。参考附图详细描述本公开的一个或多个实施例。在附图中，相同的附图标记可用于指代相同或类似的部件。

在本文中，使用术语“上部”、“下部”、“在…上”，“在…之下”等，使得在第一部件布置在第二部件的“上部部分”或“下部部分”处的情况下，第一部件可以布置成与第二部件的上表面(或下表面)接触，或者另一部件可以设置在第一部件与第二部件之间。类似地，在第一部件布置在第二部件上或之下的情况下，第一部件可以布置成直接在第二部件上或之下(与第二部件接触)，或者一个或多个其他部件可以设置在第一部件与第二部件之间。

此外，使用术语“连接”、“耦合”等，使得在第一部件连接或耦合到第二部件的情况下，第一部件可以直接连接到或能够连接到第二部件，或者可以在第一与第二部件之间设置一个或多个附加部件，或者可以通过一个或多个附加部件将第一和第二部件连接或耦合。

在下文中，描述了根据本公开的一些实施例的用于数字X射线检测器装置的薄膜晶体管阵列基板、该数字X射线检测器装置及其制造方法。

图1是示出数字X射线检测器装置的示意性框图。数字X射线检测器装置可以包括薄膜晶体管阵列110、栅极驱动器120、偏置电源130、读出电路140和时序控制器150。

薄膜晶体管阵列110可以包括由沿着第一方向布置的多条栅极线GL和沿着与第一方向正交的第二方向布置的多条数据线DL限定的多个单元区。

单元区以矩阵配置布置。每个单元区可以包括其中形成有光敏像素Ps的像素区。薄膜晶体管阵列110可以检测从X射线源发射的X射线，可以将检测到的X射线转换为电信号，并且可以输出电信号。

每个光敏像素可以包括：PIN(P型半导体-本征型半导体-N型半导体)二极管，其将由闪烁体从X射线转换的可见光区的光转换为电子信号，并输出该电子信号；和薄膜晶体管TFT，其将从PIN二极管输出的检测信号传输至读出电路140。PIN二极管的第一端可以连接到薄膜晶体管，而其第二端可以连接到偏置线BL。

薄膜晶体管的栅极电极可以连接到承载扫描信号的栅极线GL。薄膜晶体管的源极/漏极电极可以分别连接到PIN二极管和承载从PIN二极管输出的检测信号的数据线DL。每个偏置线BL可以以平行的方式延伸到每一条数据线DL。

栅极驱动器120可以通过栅极线GL顺序地将栅极信号施加到光敏像素的薄膜晶体管。可以响应于具有栅极导通电压电平的栅极信号来导通光敏像素的薄膜晶体管。

偏置电源130可以通过偏置线BL将驱动电压施加到光敏像素。偏置电源130可以选择性地向PIN二极管施加反向偏置或正向偏置。

读出电路140可以读出从响应于栅极驱动器的栅极信号而导通的薄膜晶体管接收的检测信号。例如，从PIN二极管输出的检测信号可以通过薄膜晶体管和数据线DL输入到读出电路140。

读出电路140可以具有用于读出偏移图像的偏移读出时段和用于读出在X射线曝光之后的检测信号的X射线读出时段，并且可以读出在X射线读出时段期间从光敏像素输出的检测信号。

读出电路140可以包括信号检测器和多路复用器。信号检测器包括分别对应于数据线DL的多个放大电路。每个放大电路可以包括放大器、电容器和复位元件。

时序控制器150可以通过产生起始信号和时钟信号并将起始信号和时钟信号中的每一个提供给栅极驱动器120来控制栅极驱动器120的操作。此外，时序控制器150可以通过产生读出控制信号和读出时钟信号并将读出控制信号和读出时钟信号中的每一个提供给读出电路140来控制读出电路140的操作。

在下文中，参考图2详细描述根据本公开的一个实施例的数字X射线检测器装置。

根据本公开的一个实施例，用于数字X射线检测器装置的薄膜晶体管阵列基板和该数字X射线检测器装置包括具有驱动区域AA和非驱动区域NAA的基础基板。

驱动区域AA包括多个像素P，并且每个像素P包括具有驱动薄膜晶体管和PIN二极管的光敏像素。

非驱动区域NAA围绕驱动区域AA。

至少一个读出电路140可以设置在非驱动区域NAA的一侧，例如，在驱动区域AA上方。例如，可以设置读出集成电路(ROIC)焊盘。

另外，栅极驱动器120可以设置在非驱动区域NAA的未设置读出电路140的一个或多个其他侧处。例如，栅极驱动器120可以设置在驱动区域的左侧或右侧，或者左侧和右侧。

在这种情况下，可以使用面板内栅极(GAP)方法来布置栅极驱动器120。

对准标记AM可以设置在非驱动区域NAA的多个角落中的每一个角落处，并且优选地，为了对准标记识别和对准标记调整的精度，可以将对准标记AM设置在非驱动区域NAA的四个角落处。

另外，可以在非驱动区域NAA中设置至少一个测试元件组TEG图案，并且可以基于该TEG图案来确定驱动区域中的元件的特性。因此，TEG图案可以具有与驱动区域的像素中的每一个元件相同的图案。

例如，可以以与像素中的光敏像素相同的图案形成TEG图案。因此，TEG图案可以包括驱动薄膜晶体管和PIN二极管中的每一个的图案。

下面参考图3和图4详细描述根据本公开的实施例的数字X射线检测器装置的像素和对准标记。

根据本公开的实施例，数字X射线检测器200包括基础基板210。

基础基板210可以体现为由玻璃制成的玻璃基板，但不限于此。在基础基板210用于柔性数字X射线检测器装置的一些情况下，由聚酰亚胺材料制成并且具有柔性性质的基板可以用作基础基板210的示例。

在基础基板210上，由以正交方式彼此交叉的多条栅极线223和多条数据线225限定多个像素。

每一个像素包括薄膜晶体管220和PIN二极管230。多个薄膜晶体管220和多个PIN二极管230可以设置在具有多个像素的阵列基板上。下面描述像素的薄膜晶体管220和PIN二极管230，并且除非另有说明，否则该配置也可以应用于相邻的像素。

包括第一电极225a、第二电极225b、栅极电极223a和有源层221的薄膜晶体管220设置在基础基板210的驱动区域中。

缓冲层211可以设置在基础基板210与薄膜晶体管220之间。在这种情况下，缓冲层211可以由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机材料制成，并且可以被提供为由多个子层组成的多缓冲层。

有源层221设置在基础基板210上方。有源层221可以由诸如铟镓锌氧化物(IGZO)的氧化物半导体材料制成，但是不限于此，并且可以由低温多晶硅(LTPS)或非晶硅(a-Si)制成。

有源层221可以包括例如沟道区和导电区，其中沟道区设置在两个导电区之间。在一些示例中，导电区可以分为与第一电极225a直接接触连接的第一导电区和与第二电极225b直接接触连接的第二导电区。

可以通过使有源层221的两端导电来形成有源层221的导电区，并且可以使用诸如干法蚀刻方法、氢等离子体处理、氦等离子体处理等的各种类型的方法作为导电处理方法的示例。

栅极电极223a设置在有源层221上方，并且栅极绝缘层222设置在有源层221与栅极电极223a之间，以使有源层221与栅极电极223a绝缘。

例如，栅极电极223a可以设置在栅极绝缘层222上以对应于有源层221的沟道区。栅极电极223a可以由但不限于从由以下组成的组中选择的一种制成：钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、铜(Cu)及其合金，并且可以包括单个层或多个层。

栅极电极223a可以从栅极线223延伸。栅极线223和栅极电极223a可以彼此集成，使得栅极电极223a设置在栅极线223中。因此，栅极线223和栅极电极223a可以设置在相同的层上。

由无机材料制成的栅极绝缘层222设置在栅极电极223a之下，并且可以具有与栅极电极223a的区域相同或更大的区域，以进行有效绝缘。

栅极电极223a和栅极绝缘层222均可以设置在有源层221的中心区处。在该示例中，有源层221的被暴露而未被栅极电极223a覆盖的第一区域，例如有源层221的除沟道区域之外的第一端，可以是第一导电区，而该有源区层221的被暴露而不被栅极电极223a覆盖的第二区域，例如有源层221的除沟道区域之外的第二端，可以是第二导电区。

在这种情况下，第一导电区可以是漏极区，第二导电区可以是源极区。

有源层221的源极区可以设置成比漏极区更靠近PIN二极管230，但是不限于此，并且源极区和漏极区的位置可以互换。

由无机材料制成的层间绝缘层224可以设置在栅极电极223a上以覆盖基础基板210。第一电极225a和第二电极225b均可以设置在层间绝缘层224上。

第一电极225a可以设置在有源层221的第一侧处，并且第二电极225b可以设置在有源层221的第二侧处。因此，栅极电极223a可以设置在第一电极225a与第二电极225b之间。可以在层间绝缘层224中的其中有源层221与第一电极225a重叠的区域处设置第一接触孔224a，并且可以在层间绝缘层224中的其中有源层221与第二电极225b重叠的区域处设置第二接触孔224b。

在一些示例中，第一接触孔224a可以设置在有源层221的漏极区上，并且第二接触孔224b可以设置在源极区上。因此，第一电极225a通过第一接触孔224a连接到有源层221的漏极区，并且第二电极225b可以通过第二接触孔224b连接到有源层221的源极区。

因此，连接到漏极区的第一电极225a可以是漏极电极，并且连接到源极区的第二电极225b可以是源极电极。

第一电极225a和第二电极225b均可以从数据线225延伸，并且均可以设置在与数据线225相同的层上。

数据线225可以由但不限于选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、铜(Cu)及其合金构成的组中的一种制成。

第一钝化层226可以设置在薄膜晶体管220上或上方以覆盖基础基板的整个表面。第一钝化层226可以由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机材料制成，但是不限于此。第一钝化层226可以保护下部薄膜晶体管220，例如，有源层221。

PIN二极管230设置在第一钝化层226上以连接到下部薄膜晶体管220。PIN二极管230可以设置在像素区中。

PIN二极管230可以包括连接到薄膜晶体管220的下电极231、在下电极231上的PIN层232以及在PIN层232上的上电极233。

下电极231可以用作PIN二极管230中的像素电极。取决于PIN二极管230的特性，下电极231可以由诸如钼Mo的不透明金属制成或由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)的透明氧化物中的至少一种制成。

下电极231可以经由作为第一钝化层226中的接触孔的第三接触孔226b连接到薄膜晶体管220的第二电极225b。因此，薄膜晶体管220可以连接到PIN二极管230。

PIN层232可以设置在下电极231上，以将已经从X射线转换的可见光转换成电信号。在此连接中，闪烁体可以将X射线转换成可见光。

PIN层232可以通过在下电极231上依次堆叠包含N型杂质的N(负)型半导体层232n、I(本征)型半导体层232i和包含P型杂质的P(正)型半导体层232p而形成。

I型半导体层可以比N型半导体层和P型半导体层中的每一个相对更厚。PIN层232可以由能够将从X射线源发射的X射线转换成的可见光转换成电信号的材料制成，该材料例如是，a-Se、HgI

上电极233可以设置在PIN层232上。上电极233可以由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)的透明氧化物中的至少一种制成，并且可以改善PIN二极管230的填充因子。

第二钝化层235可以设置在PIN二极管230上方。第二钝化层235可以由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机材料制成，但是不限于此。第二钝化层235可以覆盖直到PIN二极管230的侧表面，以保护PIN二极管230的侧表面免受湿气或其他外来物质的影响。

偏置电极243可以设置在PIN二极管230上的第二钝化层235上。偏置电极243可以经由作为第二钝化层235中的接触孔的第四接触孔235a连接到PIN二极管230的上电极233，并且可以施加偏置电压到PIN二极管230。

偏置电极243可以从平行于数据线225布置的偏置线241分支。

在这种情况下，第一平坦化层237设置在第二钝化层235与偏置电极243之间，以覆盖包括PIN二极管230的基础基板210的整个表面。

第一平坦化层237可以由诸如PAC(光丙烯(Photo Acryl))的有机材料制成，但是不限于此。

在这种情况下，可以在第一平坦化层237中设置第五接触孔237a，以使上电极233暴露于第二钝化层235的与第四接触孔235a相对应的位置。偏置电极243可以通过第四接触孔235a和第五接触孔237a电连接到上电极233。

第二平坦化层245可以设置在偏置电极243上以覆盖基础基板210的整个表面。

第二平坦化层245可以由诸如PAC(光丙烯)的有机材料制成，但是不限于此。

闪烁体层250可以设置在第二平坦化层245上，以覆盖基础基板上方的PIN二极管230。

在一些示例中，闪烁体层250设置在薄膜晶体管220和PIN二极管230中的每一个上方，以覆盖薄膜晶体管220和PIN二极管230中的每一个。

因为闪烁体层250可以直接沉积在阵列基板201上，所以可能需要平坦化闪烁体层250的下表面。因此，形成第二平坦化层245以平坦化闪烁体层250的下表面，以通过沉积闪烁体而促进闪烁体层250的形成。

闪烁体层250可以在垂直方向上生长以具有多个柱状晶体相，使得可以以并排的方式布置多个闪烁体柱状晶体，但是不限于此。闪烁体可以由诸如碘化铯(CsI)的材料制成，但是不限于此。

在一些示例中，至少一个对准标记AM设置在基础基板210的非驱动区域NAA中，并且对准标记AM包括第一对准标记层223'、对准PIN层232'和第二对准标记层243'。

在这种情况下，第一对准标记层223'、对准PIN层232'和第二对准标记层243'顺序地堆叠在基础基板210上。

在对准标记AM的情况下，除了第一对准标记层223'、对准PIN层232'和第二对准标记层243'之外，各种层均可以根据工艺也形成在层之间，并且下面详细描述此配置。

第一对准标记层223'设置在基础基板210上。

第一对准标记层223'是其中对准标记被对准标记识别装置识别的层并且可以具有十字形图案，但是不限于此。

第一对准标记层223'可以由与驱动区域AA的栅极电极223a相同的材料制成，并且可以通过与驱动区域AA的栅极电极223a相同的图案化工艺形成。

当通过与栅极电极223a相同的图案化工艺形成第一对准标记层223'时，可以通过以第一对准标记层223'使偏差最小化来精确地执行用于形成栅极电极223a的掩模工艺之后的工艺。

对准层间绝缘层224'可以设置在第一对准标记层223'上，并且第一对准钝化层226'可以设置在第一对准标记层223'上方。

对准层间绝缘层224'可以由与驱动区域AA的层间绝缘层224相同的材料制成，并且可以通过与驱动区域AA的层间绝缘层224相同的图案化工艺形成。第一对准钝化层226'可以由与驱动区域AA的第一钝化层226相同的材料制成，并且可以通过与驱动区域AA的第一钝化层226相同的图案化工艺形成。

对准层间绝缘层224'和第一对准钝化层226'均可以由透明无机材料制成，以便，即使对准层间绝缘层224'和第一对准钝化层226'均可能设置在第一对准标记层223'上或上方，也不妨碍对第一对准标记层223'的识别。

对准PIN层232'可以设置在第一对准钝化层226'上。

对准PIN层232'可以由与驱动区域AA中的PIN层232相同的材料制成，并且可以通过与驱动区域AA中的PIN层232相同的图案化工艺形成。

因此，不完整的PIN剩余膜未设置在对准标记AM中，而是可以将完整的对准PIN层232'设置在对准标记AM中。具体地，对准PIN层232'可以具有相同的堆叠结构，并且可以由与驱动区域AA中的包括n型半导体层232n、本征半导体层232i和p型半导体层232p的PIN层232相同的材料制成。

对准PIN层232'与驱动区域AA中的PIN层232在物理上间隔开并且具有岛形状，使得对准PIN层232'不电连接到驱动区域AA中的PIN层232。

对准上电极层233'可以设置在对准PIN层232'上。

对准上电极层233'可以由与驱动区域AA中的上电极233相同的材料制成，并且可以通过与驱动区域AA中的上电极233相同的图案化工艺形成。

对准上电极层233'也与驱动区域AA中的上电极233物理上间隔开，并且具有岛形状，使得对准上电极层233'不电连接到驱动区域AA中的上电极233。

第二对准钝化层235'可以设置在对准上电极层233'上。第二对准钝化层235'可以由与驱动区域AA中的第二钝化层235相同的材料制成，并且可以通过与驱动区域AA中的第二钝化层235相同的图案化工艺形成。

第二对准标记层243'可以设置在第二对准钝化层235'上。

与第一对准标记层223'类似，第二对准标记层243'是其中对准标记被对准标记识别装置识别的层，并且可以具有十字形图案，但是不限于此。

第二对准标记层243'可以由与驱动区域AA的偏置电极243相同的材料制成，并且可以通过与驱动区域AA的偏置电极243相同的图案化工艺形成。

由于第二对准标记层243'由与偏置电极243相同的材料制成并且通过与偏置电极243相同的图案化工艺形成，因此可以通过以第二对准标记层243'使偏差最小化来精确地执行用于形成偏置电极243的掩模工艺之后的工艺。

特别地，根据本发明，即使第一对准标记层223'未被设置在第一对准标记层223'上方的对准PIN层232'识别，也可以通过在对准PIN层232'上方形成的第二对准标记层243'清楚地识别对准标记。因此，可以通过以第二对准标记层243'使偏差最小化来精确地执行第二对准标记层243'形成工艺之后的工艺。

例如，第二对准标记层243'可以在PIN层232形成工艺之后，在偏置电极243形成工艺之后的层形成工艺中以及在诸如将上基板附接到基础基板210的附加工艺中用作对准标记。

根据本发明的实施例，提供了用于数字X射线检测器装置的薄膜晶体管阵列基板和该数字X射线检测器装置，其能够在PIN层形成工艺之后最小化对准标记中的PIN剩余膜的形成并最小化对准标记的不正确识别。

根据本公开的数字X射线检测器200如下操作。

X射线被照射到数字X射线检测器200。闪烁体层250将X射线转换成可见光。PIN二极管230的PIN层232将可见区中的光转换成电子信号。

例如，当可见区中的光被照射到PIN层232时，I型半导体层被N型半导体层和P型半导体层中的每一个耗尽，从而在其中产生电场。然后，由光产生的空穴和电子基于电场漂移并且分别被收集到P型半导体层和N型半导体层中。

PIN二极管230将可见区中的光转换成电子信号，并将该电子信号传输到薄膜晶体管220。如此传输的电子信号经由连接到薄膜晶体管220的数据线225显示为图像信号。

下面更详细地描述本公开的效果以及形成PIN剩余膜的原因，通过该效果可以使PIN剩余膜的形成最小化，。

数字X射线检测器装置的PIN二极管包括单层膜，该单层膜的厚度大于其他显示装置的每一个其他元件的厚度。例如，数字X射线检测器装置的PIN二极管通过沉积包括单层膜的PIN层而形成，该单层膜具有1μm或更大的厚的厚度。

在沉积PIN层之后，使用诸如光致抗蚀剂PR的掩模来执行图案化工艺。通过干法蚀刻去除PIN层的除图案化区域PTA以外的剩余区域，图案化区PTA是通过图案化工艺图案化的。

在这种情况下，图案化区域PTA可以指掩模设置所在的区域，并且可以指在诸如干法蚀刻的蚀刻工艺期间未被蚀刻的剩余区域。

在一些示例中，非图案化区域NPTA可以指没有设置掩模的区域，并且可以指在诸如干法蚀刻的蚀刻工艺期间被蚀刻以去除的区域。

将蚀刻基板插入干法蚀刻室中以执行干法蚀刻工艺。

在这种情况下，如果在将干法蚀刻气体EG注入到腔室中之后向腔室的上部部分和下部部分均施加电压，则等离子体状态的干法蚀刻气体EG不在基板的整个表面之上均匀地分布，而是具有如图5A和图5B中所示的椭圆形分布。

在该示例中，在如图5A和图5B所示的基板的平面图中，蚀刻气体的主要活性区域可以相对于基板的中心具有椭圆形状。主要活性区域以外的区可能是蚀刻气体的脆弱区域。

例如，为图5A所示的基板的边缘区域的四个角落和图5B所示的基板的在蚀刻气体的主要活性区域下方的外轮缘区域均可以是蚀刻气体的脆弱区域，并且与蚀刻气体的中心区的分布密度相比，蚀刻气体的脆弱区域具有低的分布密度。

因此，腔室的边缘，例如，基板的相对于基板的中心的边缘可以是蚀刻气体的脆弱区域，在该区域，蚀刻气体的影响较小。

图5C针对每个区详细示出了根据图案化的蚀刻气体的活化程度。

如图5C所示，驱动薄膜晶体管220、下电极231、PIN层232和上电极233堆叠在基础基板210的图案化区域PTA上。为此，使用掩模通过干法蚀刻气体EG来蚀刻在非图案化区域NPTA中，而不在图案化区域PTA中，的PIN膜232”。

在干法蚀刻气体EG具有椭圆形的密度分布的情况下，蚀刻气体的密度朝向底部相对减小，并且蚀刻气体的中间活性区域中的蚀刻气体的密度相对于蚀刻气体的主要活性区域中的蚀刻气体的密度减小了，并且蚀刻气体的脆弱区域中的蚀刻气体的密度相对于蚀刻气体的中间活性区域中的蚀刻气体的密度减小了。

因此，当蚀刻PIN膜232”时，可以在蚀刻气体的主要活性区域中正确地执行蚀刻，但是在蚀刻气体的中间活性区域和蚀刻气体脆弱区域中均不能正确地执行蚀刻，阻碍了非图案化区NPTA中的PIN膜232”被完全去除并保留为PIN剩余膜。

例如，为完全蚀刻并去除PIN膜232”，非图案化区域NPTA中的蚀刻性能下降的蚀刻气体的脆弱区域中的大量PIN膜232”可以比图案化区域PTA被去除更多。然而，由于蚀刻气体的低密度，可能不能完全去除PIN膜232”，保留了PIN剩余膜。

PIN剩余膜是PIN膜232”的意外剩余，并且可以主要设置在基板的除如图6所示的驱动区域AA之外的非驱动区域NAA中。

图7A和图7B示出了在PIN层形成期间在对准标记AM中形成的PIN剩余膜的工艺图。

在基础基板210中，至少一个驱动薄膜晶体管220和下电极231可以形成在驱动区域AA中的像素P中，并且第一对准标记层223'可以形成在非驱动区域NAA中的对准标记AM中。

PIN膜232”覆盖下电极231和第一对准标记层223'中的每一个，并且上电极233和光致抗蚀剂PR均可以形成在驱动区域AA中的像素P中。

例如，在驱动区域AA中设置诸如光致抗蚀剂(PR)的掩模，并且因此，驱动区域对应于图案化区域PTA，并且优选地完全去除非图案化区域NPTA中的对准标记AM中的PIN膜232”。

因此，如图7A所示，与图案化区域PTA相比，需要大量的干法蚀刻气体EG来完全去除非图案化区域NPTA中的PIN膜232”。

特别地，由于PIN膜232”具有1至2μm的厚的厚度，因此需要大量的干法蚀刻气体EG来从非图案化区域NPTA完全去除PIN膜232”。

例如，可以使用增加干法蚀刻气体EG的活化时间段的方法作为完全去除PIN膜232”的方法，但是在这种情况下，也可能蚀刻其中不希望进行蚀刻的其他金属层，以及PIN膜232”，这会导致缺陷。

因此，优选控制特定区域中的蚀刻气体的密度而不是蚀刻气体的活化时间段，以在最小化其他金属层的蚀刻的同时去除PIN膜232”。

如图7B所示，由于非图案化区域NPTA中的对准标记AM设置在蚀刻气体的脆弱区域内，所以PIN膜232”未被完全蚀刻并且保留了PIN剩余膜。

例如，当在对准标记AM中的第一对准标记层223'上形成PIN剩余膜时，由于不能正确地识别第一对准标记层223'，因此可能出现缺陷。

图8A示出了在对准标记层上的区域的一部分上形成的PIN剩余膜，并且该PIN剩余膜不能正确地识别对准标记层。

图8B示出了从对准标记层完全去除的PIN剩余膜，并且清楚地识别出了对准标记层的十字形状。

参照图7B，图案化区域PTA和非图案化区域NPTA之间的边界部分的一些区域可以是“完全蚀刻区域TEA”，在该完全蚀刻区域TEA中，蚀刻被完全执行并且PIN膜232”被去除。

完全蚀刻区域TEA是如下区域：在该区域，不在其中少量蚀刻气体反应的图案化区域PTA中反应的蚀刻气体集中在图案化区域PTA与非图案化区域NPTA之间的边界上，并且可以从完全蚀刻区域TEA完全去除PIN剩余膜。

根据本公开，可以如下执行工艺以最小化其中非图案化区域NPTA中的对准标记AM的对准标记层被PIN剩余膜覆盖并且未被识别的现象。

图9A至9F是示出制造用于数字X射线检测器装置的薄膜晶体管阵列基板的示例方法的工艺图。

如图9A所示，包括有源层221、第一电极225a、第二电极225b和栅极电极223a的驱动薄膜晶体管220形成在基础基板210的驱动区域AA中的一个或多个像素P中的每一个中。在非驱动区域NAA中的至少一个对准标记AM中形成第一对准标记层223'。

在这种情况下，栅极电极223a和第一对准标记层223'通过相同的图案化工艺形成。

如图9B所示，在像素P中的每一个驱动薄膜晶体管220上形成下电极231。

如图9C所示，在基础基板210的整个表面上形成PIN膜232”，并且在PIN膜232”上形成上电极膜233”，以覆盖对准标记AM的第一对准标记层223'和像素P的下电极231。

光致抗蚀剂PR形成在上电极膜233'上，以设置在对准标记AM和像素P中的每一个中。

由于如上所述形成的光致抗蚀剂PR在图案化工艺中用作掩模，因此设置有光致抗蚀剂PR的区域是图案化区域PTA，而没有设置光致抗蚀剂PR的区域是非图案化区域NPTA。

如图9D所示，使用掩模蚀刻上电极层233”，以在对准标记AM中形成对准上电极膜233'，并在像素P中形成上电极233。湿法蚀刻方法可以与蚀刻液体一起使用，以蚀刻上电极膜233”，但是不限于此。

在蚀刻上电极膜233”之后，如图9D所示，使用干法蚀刻气体EG对PIN膜232”进行图案化。

如图9E所示，通过使用干法蚀刻气体EG对PIN膜232”进行图案化，在对准标记AM中形成对准PIN层232'，在像素P中形成有PIN层232。例如，PIN层232和对准PIN层232'通过相同的图案化工艺形成。

在这种情况下，对准标记AM对应于其中形成有光致抗蚀剂PR并且未设置PIN剩余膜的图案化区域PTA，并且可以形成附加的对准PIN层232'。

在一些示例中，可以在基础基板210的除了对准标记AM和像素P之外的剩余区域中的一些区域(即，非图案化区域NPTA)中形成PIN剩余膜，并且对准标记AM与PIN剩余膜之间的区域和像素P与PIN剩余膜之间的区域均为完全蚀刻区域TEA，并且可以清楚地确定PIN剩余膜的边界。

特别地，由于对准标记AM也成为图案化区域PTA，因此在对准标记AM中不反应的干法蚀刻气体EG在对准标记AM与PIN剩余膜之间的边界区域处反应，并且因此在对准标记AM和PIN剩余膜之间的边界区域可以是完全蚀刻区域TEA，以最小化PIN剩余膜对对准标记AM的影响。

如图9F所示，去除对准标记AM和像素P中的光致抗蚀剂PR，在对准上电极层233'上形成第二对准标记层243'，并且在上电极233上形成偏置电极243。

在这种情况下，偏置电极243和第二对准标记层243'通过相同的图案化工艺形成。

可以在形成对准PIN层232'之前使用第一对准标记层223'来调整对准，并且可以在形成对准PIN层232'之后通过在对准标记AM的对准PIN层232'上方形成第二对准标记层243'来使用第二对准标记层243'来调整对准。

例如，根据本公开，通过与使用光致抗蚀剂在像素中形成PIN层的图案化工艺相同的图案化工艺在第一对准标记层上方形成对准PIN层。通过图案化工艺，可以在对准标记中最小化不需要的PIN剩余膜的形成。

另外，根据本公开，在第一对准标记层上形成对准PIN层，然后在形成PIN层之后进一步形成第二对准标记层以将第二对准标记层用作对准标记，从而即使在形成PIN层之后，也最小化了对对准标记的不正确识别。

根据本公开，为了使数字X射线检测器装置的不正确对准最小化，可以使PIN剩余膜对对准标记的不正确识别最小化，从而获得高质量图像并提高数字X射线检测器面板的合格率。

根据本公开，用于数字X射线检测器装置的薄膜晶体管阵列基板和该数字X射线检测器装置包括：包括驱动区域和非驱动区域的基础基板；至少一个PIN二极管，设置在基础基板的驱动区域中并包括下电极、PIN层和上电极；以及至少一个对准标记，设置在基础基板的非驱动区域中，并且对准标记包括：第一对准标记层；对准PIN层；以及第二对准标记层。

在这种情况下，第一对准标记层、对准PIN层和第二对准标记层可以顺序地堆叠在基础基板上。

非驱动区域可以围绕驱动区域，并且对准标记可以设置在非驱动区域的一个或多个角落处。

基础基板的驱动区域包括有源层、第一电极、第二电极、栅极电极和连接到PIN二极管的驱动薄膜晶体管，并且第一对准标记层可以由与栅极电极相同的材料制成。

另外，PIN层可以由与对准PIN层相同的材料制成，偏置电极设置在PIN层上方，并且第二对准标记层可以由与偏置电极相同的材料制成。

对准电极层设置在对准PIN层与第二对准标记层之间，并且对准上电极层可以由与上电极相同的材料制成。

偏置电极设置在PIN层上方，并且第二对准标记层可以由与偏置电极相同的材料制成。

另外，根据本公开的实施例，一种用于制造用于数字X射线检测器装置的薄膜晶体管阵列基板的方法，包括：i)在基础基板的驱动区域中的至少一个像素中形成包括有源层、第一电极、第二电极和栅极电极的驱动薄膜晶体管，并且在基础基板的非驱动区域中的至少一个对准标记中设置第一对准标记层；ii)在驱动薄膜晶体管上形成下电极；iii)在基础基板的整个表面上方形成PIN膜，并在PIN层上形成上电极膜；iv)在上电极膜上形成与对准标记和像素相对应的光致抗蚀剂；v)在对准标记中形成对准PIN层和对准上电极，并通过图案化上电极膜和PIN膜在像素中形成包括下电极、PIN层和上电极的PIN二极管；以及vi)在对准上电极上形成第二对准标记层，并在上电极上形成偏置电极。

在这种情况下，可以通过相同的图案化工艺形成栅极电极和第一对准标记层，可以通过相同的图案化工艺形成PIN层和对准PIN层，并且可以通过相同的图案化工艺形成偏置电极和第二对准标记层。

也可以用干法蚀刻气体图案化PIN膜。

尽管已经参考示例性附图描述了本公开，但是本公开不限于本文公开的实施例和附图，并且本领域技术人员可以在本公开的技术思想的范围内进行各种修改。此外，即使在本公开的实施例的描述中没有明确描述基于本公开的配置获得的工作效果，也必须认识到基于相对应的配置可预测的效果。