包括具有插入桥和半导体晶片的堆叠模块的半导体封装

技术领域

本公开涉及半导体封装技术，并且更具体地，涉及包括具有插入桥(interposingbridge)和半导体晶片(semiconductor die)的堆叠模块的半导体封装。

背景技术

近来，许多努力已经集中于将多个半导体晶片集成到一个半导体封装中。即，已经尝试增加封装集成密度以实现以高速处理大量数据的高性能半导体封装。被包括在每个半导体封装中的多个半导体晶片可以垂直地和/或横向地设置。在多个半导体晶片设置在一个半导体封装中的情况下，可能需要采用用于指派特定半导体晶片的互连结构。

发明内容

根据实施方式，一种半导体封装包括多个堆叠模块，通过相对于堆叠模块的旋转轴线将各个堆叠模块旋转与参考角度的倍数相对应的不同旋转角度并且通过垂直地且顺序地堆叠旋转后的堆叠模块来垂直地堆叠所述多个堆叠模块。所述多个堆叠模块中的每一个包括插入桥、设置在所述插入桥的外围区域处的多个半导体晶片、将所述多个半导体晶片连接到所述插入桥的再分配线。所述插入桥包括插入桥主体和多组通孔。所述插入桥主体被配置为包括多个划分区域，并且在平面视图中使用所述旋转轴线作为参考轴线按照所述参考角度来划分所述多个划分区域。所述多组通孔被设置为穿透所述插入桥主体，并且在平面视图中排列在多个列中。所述多组通孔被旋转所述不同旋转角度，并且被设置在所述多个划分区域中的相应划分区域中。所述再分配线被设置为将所述多组通孔连接到所述半导体晶片中的相应半导体晶片。其中排列有连接到所述再分配线的通孔的列根据所述多个划分区域而不同。

根据另一实施方式，一种半导体封装包括第一级堆叠模块至第四级堆叠模块，通过相对于堆叠模块的旋转轴线将各个堆叠模块旋转与90度的倍数相对应的不同旋转角度并且通过垂直地且顺序地堆叠旋转后的堆叠模块来垂直地堆叠所述第一级堆叠模块至第四级堆叠模块。所述第一级堆叠模块至第四级堆叠模块中的每一个包括：插入桥；第一半导体晶片至第四半导体晶片，其被设置为围绕所述插入桥使得所述第一半导体晶片至第四半导体晶片的侧表面彼此面对；以及第一组再分配线至第四组再分配线，其被设置成将所述第一半导体晶片至第四半导体晶片连接到所述插入桥。所述插入桥包括插入桥主体和第一组通孔至第四组通孔。所述插入桥主体被配置为包括第一划分区域至第四划分区域，并且在平面视图中使用所述旋转轴线作为参考轴线按照90度来划分所述第一划分区域至第四划分区域。所述第一组通孔至第四组通孔设置在所述第一划分区域至第四划分区域中的相应划分区域内，并且根据划分区域排列在四个不同阵列方向上。所述第一组通孔至第四组通孔中的每一个排列在多个列中，并且所述四个不同阵列方向之间的角度为90度。所述第一组通孔至第四组通孔分别设置在所述第一划分区域至第四划分区域中。其中排列有连接到所述第一再分配线至第四再分配线的通孔的列根据所述多个划分区域而不同。

根据另一实施方式，一种半导体封装包括多个堆叠模块，通过相对于堆叠模块的旋转轴线将各个堆叠模块旋转与参考角度的倍数相对应的不同旋转角度并且通过垂直地且顺序地堆叠旋转后的堆叠模块来垂直地堆叠所述多个堆叠模块。所述多个堆叠模块中的每一个包括：多个半导体晶片，其被设置成具有外缘形状的形式；多个插入桥，其被设置成与所述半导体晶片中的相应半导体晶片相邻；以及再分配线，其将所述多个半导体晶片连接到所述多个插入桥中的相应插入桥。每一个插入桥包括插入桥主体和多个通孔。所述多个通孔被设置为穿透所述插入桥主体，并且在平面视图中排列在多个列中。如果所述插入桥相对于所述旋转轴线旋转所述参考角度，则旋转后的插入桥与位于原来位置的插入桥交叠。所述再分配线被设置为将所述插入桥连接到所述半导体晶片中的相应半导体晶片。其中排列有连接到所述再分配线的通孔的列根据所述插入桥而不同。

根据又一实施方式，一种半导体封装包括第一级堆叠模块至第四级堆叠模块，通过相对于堆叠模块的旋转轴线将各个堆叠模块旋转与90度的倍数相对应的不同旋转角度并且通过垂直地且顺序地堆叠旋转后的堆叠模块来垂直地堆叠第一级堆叠模块至第四级堆叠模块。所述第一级堆叠模块至第四级堆叠模块中的每一个包括：第一半导体晶片至第四半导体晶片，其被设置为具有外缘形状的形式；第一插入桥至第四插入桥，其被设置成与所述第一半导体晶片至第四半导体晶片中的相应半导体晶片相邻，使得所述第一插入桥至第四插入桥的侧表面面对所述第一半导体晶片至第四半导体晶片的侧表面；以及再分配线，其将所述第一半导体晶片至第四半导体晶片连接到所述第一插入桥至第四插入桥中的相应插入桥。所述第一插入桥至第四插入桥中的每一个包括插入桥主体和通孔。所述通孔被设置为穿透所述插入桥主体并且排列在第一列至第四列中。如果所述第一插入桥至第四插入桥相对于所述旋转轴线旋转90度，则旋转后的第一插入桥至第四插入桥与位于原来位置的所述第一插入桥至第四插入桥交叠。所述再分配线被设置为将所述第一插入桥至第四插入桥连接到所述第一半导体晶片至第四半导体晶片中的相应半导体晶片。其中排列有连接到所述再分配线的通孔的列根据所述插入桥而不同。

附图说明

图1是示出根据实施方式的半导体封装的立体图。

图2是示出根据实施方式的半导体封装的单元堆叠模块的立体图。

图3是示出设置在图2所示的单元堆叠模块中的再分配线的平面视图。

图4是示出图3所示的再分配线中的一个的截面图。

图5是示出设置在图3所示的插入桥中的通孔的平面视图。

图6是示出根据实施方式的堆叠在半导体封装中的单元堆叠模块的分解立体图。

图7是示出被包括在图6中所示的半导体封装中的第一级堆叠模块和第二级堆叠模块的通孔和再分配线的平面视图。

图8是示出被包括在图6中所示的半导体封装中的第二级堆叠模块和第三级堆叠模块的通孔和再分配线的平面视图。

图9是示出被包括在图6中所示的半导体封装中的第三级堆叠模块和第四级堆叠模块的通孔和再分配线的平面视图。

图10是示出根据另一实施方式的半导体封装的立体图。

图11是示出根据另一实施方式的被包括在半导体封装中的堆叠模块的通孔和再分配线的平面视图。

图12是示出采用包括至少一个根据实施方式的半导体封装的存储卡的电子系统的框图。

图13是示出包括至少一个根据实施方式的半导体封装的另一电子系统的框图。

具体实施方式

本文中使用的术语可以对应于考虑到它们在所提出的实施方式中的功能而选择的词，并且根据实施方式所属领域的普通技术人员，术语的含义可以被解释为不同的。如果进行了详细定义，则这些术语可以根据定义来解释。除非另有定义，本文使用的术语(包括技术和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。

应当理解，尽管可能在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开，而不用于指示元件的数量或元件的特定顺序。

还将理解的是，当元件或层被称为在另一元件或层“上”、“上方”、“下方”、“下”或“外部”时，该元件或层可以与该另一元件或层直接接触，或者可以存在中间元件或层。用于描述元件或层之间的关系的其它词语应当以类似的方式来解释(例如，“在……之间”与“直接在……之间”或“相邻”与“直接相邻”)。

空间相对的术语，诸如“在下面”、“下方”、“下部”、“上方”、“上部”、“顶部”和“底部”等，可能用来例如按照图中所示来描述一个元件和/或特征与另一个或多个元件和/或者特征的关系。应当理解，除了图中所示的定向之外，空间相关术语旨在涵盖装置在使用和/或操作中的不同定向。例如，当附图中的装置被翻转时，被描述为在在其它元件或特征之下和/或下方的元件于是将被定向为在该其它的元件或特征之上。该装置可以以其他方式定向(旋转90度或以其它定向旋转)，并且可以相应地解释本文所使用的空间相关描述语。

在以下实施方式中，半导体封装可以包括诸如半导体芯片或半导体晶片的电子装置。可以通过使用晶片切割工艺(die sawing process)将诸如晶圆的半导体基板分离成多片来获得半导体芯片或半导体晶片。半导体芯片可以对应于存储器芯片、逻辑芯片、专用集成电路(ASIC)芯片、应用处理器(AP)、图形处理单元(GPU)、中央处理单元(CPU)或片上系统(SoC)。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存存储器电路、NOR型闪存存储器电路、磁性随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路、或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。半导体封装可用于通信系统，例如移动电话、与生物技术或健康护理相关的电子系统、或可穿戴电子系统。半导体封装可适用于物联网(IoT)。

在整个说明书中，相同的附图标记指代相同的元件。即使参照一个附图没有指示或说明一个附图标记，也可以参照另一附图来指示或说明该附图标记。另外，即使在一个附图中没有示出一个附图标记，也可以参照另一附图指示或说明该附图标记。

图1是示出根据实施方式的半导体封装10的立体图。

参照图1，半导体封装10可以被配置为包括垂直堆叠的多个堆叠模块20。在一个实施方式中，半导体封装10可被配置为包括垂直堆叠的四个堆叠模块(即，第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4)。在这种情况下，第二级堆叠模块、第三级堆叠模块和第四级堆叠模块20-2、20-3和20-4可以顺序地堆叠在第一级堆叠模块20-1上。在另一实施方式中，至少一个附加堆叠模块可以堆叠在第四级堆叠模块20-4上。第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4可被实现为具有基本相同的配置。

图2是示出根据实施方式的单元堆叠模块20B的立体图。

参照图1和图2，构成半导体封装10的多个堆叠模块20中的每一个可以与单元堆叠模块20B具有相同的配置。即，第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4中的每一个可以与单元堆叠模块20B具有相同的配置。单元堆叠模块20B可被设置为能够堆叠的基本单元、基本元件或基本子封装。

单元堆叠模块20B可以被配置为包括插入桥100和多个半导体晶片200作为基本元件。单元堆叠模块20B还可以包括封装物(encapsulant)300。封装物300可充当基层，其用于将插入桥100与多个半导体晶片200结合并集成在一个模块化构件中。封装物300可被模制为将插入桥100和多个半导体晶片200嵌入其中。封装物300可使用各种封装材料中的至少一种来形成。封装物300可通过模制环氧模塑料(EMC)材料而形成。在图1中，为了容易和便于解释的目的，多个堆叠模块20中的每一个被示出为没有封装物300。

参照图2，单元堆叠模块20B的半导体晶片200可以以风车(pinwheel)形式设置。即，多个半导体晶片200可以设置在插入桥100的外围区域。多个半导体晶片200可以被设置为具有围绕插入桥100的侧表面的外缘形状的(rim-shaped)形式，使得多个半导体晶片200的侧表面彼此面对。例如，当从平面视图观看时，多个半导体晶片200(即，第一半导体晶片至第四半导体晶片201、202、203和204)可以被设置为围绕插入桥100的侧表面。第一半导体晶片至第四半导体晶片201、202、203和204可以具有基本上相同的配置和相同的功能。第一半导体晶片至第四半导体晶片201、202、203和204可以是存储器半导体晶片。

第一半导体晶片201可以被设置为与第二半导体晶片202相邻，使得第一半导体晶片201的侧表面201S面对第二半导体晶片202的侧表面202S。第一半导体晶片201的侧表面201S可以具有小于第二半导体晶片202的侧表面202S的长度的长度。第二半导体晶片202可以被设置为与在平面视图中相对于旋转轴线R沿逆时针方向旋转90度的第一半导体晶片201交叠。类似地，第三半导体晶片203、第四半导体晶片204和第一半导体晶片201可以被设置为与在平面视图中相对于旋转轴线R沿逆时针方向旋转90度的第二半导体晶片202、第三半导体晶片203和第四半导体晶片204中的相应的半导体晶片交叠。即，如果第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204在平面视图中沿逆时针方向相对于旋转轴线R旋转90度，则第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204可以分别移动到第二半导体晶片202、第三半导体晶片203、第四半导体晶片204和第一半导体晶片201原来所位于的位置。旋转轴线R可以是垂直穿过单元堆叠模块的平坦表面的面心(face center)FC的轴线。

图3是示出被包括在图2中所示的单元堆叠模块20B中的再分配线(RDL)400的布局400M的平面视图。

参照图3，单元堆叠模块20B可被配置为进一步包括再分配线400，再分配线400设置在单元堆叠模块20B的主体的表面上。再分配线400可以由导电图案形成，以将半导体晶片200连接到插入桥100。用作再分配线400的导电图案可以被形成为从半导体晶片200的表面延伸到插入桥100的表面上。再分配线400可被设置为将设置在半导体晶片200的表面上的芯片焊盘210连接到设置在插入桥100中的通孔101。

图4是沿图3所示的单元堆叠模块20B的再分配线400中的任一条线截取的截面图。

参照图4，单元堆叠模块20B还可包括被形成为覆盖半导体晶片200的表面、插入桥100的表面和封装物300的表面的第一介电层310。再分配线400可以形成在第一介电层310的与半导体晶片200相背的表面上。再分配线400可以是导电图案，该导电图案包括第一交叠部分401、第二交叠部分402、以及将第一交叠部分401连接到第二交叠部分402的延伸部分403。再分配线400的第一交叠部分401可以穿过第一电介质层310以接触半导体晶片200的芯片焊盘210，使得再分配线400电连接到半导体晶片220。再分配线400的第二交叠部分402可以穿过第一电介质层310，以连接到插入桥100的一个通孔101。在图3中，应当理解的是，为了容易和便于说明的目的，没有示出再分配线400的第一交叠部分401、第二交叠部分402和延伸部分403。

单元堆叠模块20B还可包括第二介电层320，第二介质层320被形成为覆盖再分配线400并使其绝缘。第二介电层320可以被形成为提供露出再分配线400的第二交叠部分402的开口321。再分配线400的通过开口321露出的第二交叠部分402可以电连接到另一堆叠模块的通孔。

插入桥100可以被配置为包括插入桥主体100BD和垂直地穿过插入桥主体100BD的通孔101。插入桥主体100BD可以对应于硅晶片(silicon die)。通孔101可以被形成为包括诸如铜材料的金属材料。可以使用硅通孔(TSV)技术来形成通孔101。

图5是示出设置在图3中所示的插入桥100中的通孔101的布局101M的平面视图。

参照图5，当从平面视图观看时，插入桥主体100BD可以具有多边形形状，例如四边形形状。插入桥主体100BD可以包括多个划分区域150。划分区域150可以是在平面视图中使用旋转轴线R作为参考轴线各自以特定参考角度A来划分的区域。例如，划分区域150可以包括第一划分区域151、第二划分区域152、第三划分区域153和第四划分区域154。第一划分区域151、第二划分区域152、第三划分区域153和第四划分区域154可以对应于插入桥主体100BD的四个象限区域，在平面视图中使用旋转轴线R作为参考轴线以90度来划分每个象限区域。

参照图3和图5，划分区域150可以是分别对应于各个半导体晶片200的区域。如图3所示，如果四个半导体晶片200设置在插入桥100的外围区域处，则插入桥100可以被划分为分别对应于四个半导体晶片200的四个划分区域150。即，如果第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204设置在插入桥100的外围区域处，则插入桥110可以被划分为第一划分区域151、第二划分区域152、第三划分区域153和第四划分区域154，其数目等于第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204的数目。

再次参照图5，可以在每一个划分区域150中设置一组(set)通孔110。该组通孔110可以指示设置在每个划分区域150中的通孔101的集合(group)。设置在第一划分区域151、第二划分区域152、第三划分区域153和第四划分区域154中的各组通孔110(即，第一组通孔至第四组通孔110A、110B、110C和110D)中的每个可被配置为包括位于多个行和多个列的交叉点处的各个通孔101。可以根据划分区域150将行方向和列方向设置为不同的。

第一组通孔110A可以设置在插入桥100的第一划分区域151中。第一组通孔110A可以被配置为包括排列(arrayed)在第一列101-1A、第二列101-2A、第三列101-3A和第四列101-4A中的通孔101。其中排列有第一组通孔110A的第一列101-1A、第二列101-2A、第三列101-3A和第四列101-4A可以与第一阵列方向RD1平行。

第二组通孔110B可以设置在插入桥100的第二划分区域152中，并且所有的第二组通孔110B可以在第二阵列方向RD2上排列。第二组通孔110B可以被配置为包括排列在与第二阵列方向RD2平行的第一列101-1B、第二列101-2B、第三列101-3B和第四列101-4B中的通孔101。第三组通孔110C可以设置在插入桥100的第三划分区域153中，并且所有的第三组通通孔110C可被配置为包括排列在与第三阵列方向RD3平行的第一列101-1C、第二列101-2C、第三列101-3C和第四列101-4C中的通孔101。第四组通孔110D可以设置在插入桥100的第四划分区域154中，并且所有第四组通孔110D可以被配置为包括排列在与第四阵列方向RD4平行的第一列101-1D、第二列101-2D、第三列101-3D和第四列101-4D中的通孔101。

第一阵列方向RD1、第二阵列方向RD2、第三阵列方向RD3和第四阵列方向RD4可以彼此不同。在第一阵列方向RD1、第二阵列方向RD2、第三阵列方向RD3和第四阵列方向RD4之间可以存在特定参考角度A。即，在第一阵列方向RD1、第二阵列方向RD2、第三阵列方向RD3和第四阵列方向RD4之间可以存在90度的角度差。当第一组通孔至第四组通孔110A、110B、110C和110D设置在第一划分区域至第四划分区域151、152、153和154中的相应区域中时，第一阵列方向RD1和第二阵列方向RD2之间的角度可以是90度，第二阵列方向RD2和第三阵列方向RD3之间的角度可以是90度，第三阵列方向RD3与第四阵列方向RD4之间的角度可以是90度，并且第四阵列方向RD4与第一阵列方向RD1之间的角度可以是90度。

可以通过在平面视图中相对于旋转轴线R沿逆时针方向将第一组通孔110A旋转90度来获得第二组通孔110B的布局，并且可以通过在平面视图中相对于旋转轴线R沿逆时针方向将第二组通孔110B旋转90度来获得第三组通孔110C的布局。类似地，可以通过在平面视图中相对于旋转轴线R沿逆时针方向将第三组通孔110C旋转90度来获得第四组通孔110D的布局，并且可以通过在平面视图中相对于旋转轴线R沿逆时针方向将第四组通孔110D旋转90度来获得第一组通孔110A的布局。

第一组通孔110A中的一些通孔可以在第一阵列方向RD1上排列以构成第一划分区域151中的第一列101-1A，并且第二组通孔110B中的一些通孔可以在第二阵列方向RD2上排列以构成第二划分区域152中的第二列101-2B。在第一阵列方向RD1和第二阵列方向RD2之间可以存在90度的角度差。

再次参照图3和图5，单元堆叠模块20B的再分配线400可被设置为将第一组通孔至第四组通孔110A、110B、110C及110D连接到相应的半导体晶片200。再分配线400可被设置为将排列在第一划分区域151中的第一列101-1A至第四列101-4A中的一个列中的通孔101、排列在第二划分区域152中的第一列101-1B至第四列101-4B中的一个列中的通孔101、排列在第三划分区域153中的第一列101-1C至第四列101-4C中的一个列中的通孔101、以及排列在第四划分区域154中的第一列101-1D至第四列101-4D中的一个列中的通孔101连接到第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204中的相应半导体晶片。

再分配线400可以包括第一组再分配线至第四组再分配线400-1、400-2、400-3和400-4。第一组再分配线至第四组再分配线400-1、400-2、400-3和400-4可以被设置为将第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204连接到插入桥100。

第一组再分配线至第四组再分配线400-1、400-2、400-3和400-4可以被设置为将第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204连接到第一组通孔至第四组通孔110A、110B、110C和110D中的相应的一组通孔。第一组再分配线至第四组再分配线400-1、400-2、400-3和400-4可以被设置为将排列在第一划分区域151中的第一列101-1A至第四列101-4A中的一个列中的通孔101、排列在第二划分区域152中的第一列101-1B至第四列101-4B中的一个列中的通孔101、排列在第三划分区域153中的第一列101-1C至第四列101-4C中的一个列中的通孔101、以及排列在第四划分区域154中的第一列101-1D至第四列101-4D中的一个列中的通孔101分别连接到第一半导体晶片201、第二半导体晶片202、第三半导体晶片203和第四半导体晶片204中的相应半导体晶片。

如图3所示，第一组再分配线400-1可以被设置为将第一半导体晶片201的芯片焊盘210连接到排列在插入桥100的第一划分区域151的第一列101-1A中的通孔101中的相应通孔。第一组再分配线400-1可以仅连接到排列在插入桥100的第一划分区域151的第一列101-1A中的通孔101，而不连接到排列在第一划分区域151的其余列(即，第二列101-2A、第三列101-3A和第四列101-4A)中的通孔101。另外，第一组再分配线400-1不连接到设置在插入桥100的其余划分区域(即，第二划分区域152、第三划分区域153和第四划分区域154)中的任何通孔101。

第二组再分配线400-2可以被设置为将第二半导体晶片202的芯片焊盘210连接到排列在插入桥100的第二划分区域152的第二列101-2B中的通孔101中的相应通孔。当在平面视图中相对于旋转轴线R沿逆时针方向将第一组再分配线400-1旋转90度时，旋转后的第一组再分配线400-1可以与第二组再分配线400-2交叠。第三组再分配线400-3可以被设置为将第三半导体晶片203的芯片焊盘210连接到排列在插入桥100的第三划分区域153的第三列101-3C中的通孔101中的相应通孔。第四组再分配线400-4可以被设置为将第四半导体晶片204的芯片焊盘210连接到排列在插入桥100的第四划分区域154的第四列101-4D中的通孔101中的相应通孔。

这样，第一组再分配线至第四组再分配线400-1、400-2、400-3和400-4可以提供独立地连接到第一半导体晶片至第四半导体晶片201、202、203和204中的相应半导体晶片的电路径。由于存在第一组再分配线至第四组再分配线400-1、400-2、400-3和400-4，因此可以独立地且专用地(exclusively)将不同的电信号施加到第一半导体晶片至第四半导体晶片201、202、203和204。第一半导体晶片至第四半导体晶片201、202、203和204可以独立地操作，因为第一半导体晶片至第四半导体晶片201、202、203和204具有其自身的电路径。例如，芯片选择信号可以通过第一组再分配线至第四组再分配线400-1、400-2、400-3和400-4中的至少一个而被选择性地施加到第一半导体晶片至第四半导体晶片201、202、203和204中的至少一个。

图6是示出根据实施方式的堆叠在半导体封装中的多个单元堆叠模块20B的分解立体图。

参照图6，单元堆叠模块20B(即，第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4)可顺序堆叠以构成半导体封装10。第一级堆叠模块20-1可以作为图2中所示的单元堆叠模块20B而提供，并且第二级堆叠模块20-2可以通过相对于旋转轴线R沿逆时针方向将单元堆叠模块20B旋转90度并且通过将旋转后的单元堆叠模块20B堆叠在第一级堆叠模块20-1上来提供。另外，第三级堆叠模块20-3可以通过相对于旋转轴线R沿逆时针方向将单元堆叠模块20B旋转180度并且通过将旋转后的单元堆叠模块20B堆叠在第二级堆叠模块20-2上来提供，并且第四级堆叠模块20-4可以通过相对于旋转轴线R沿逆时针方向将单元堆叠模块20B旋转270度并且通过将旋转后的单元堆叠模块20B堆叠在第三级堆叠模块20-3上来提供。用于提供第二级堆叠模块20-2、第三级堆叠模块20-3和第四级堆叠模块20-4的单元堆叠模块20B的旋转角度可以被设置为特定参考角度的倍数。如图3和图5中所示，参考角度A可以由设置在每个单元堆叠模块20B中的半导体晶片200的数量来确定。例如，参考角度A可以被设置为通过将360度除以属于每个单元堆叠模块20B的半导体晶片200的数量而获得的角度。如果第一半导体晶片至第四半导体晶片200被设置在插入桥100的外围区域处，则参考角度A可以被设置为90度。

当半导体封装10被配置为包括第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4时，第一级堆叠模块20-1可以通过使单元堆叠模块20B相对于旋转轴线R旋转零度或360度来提供，第二级堆叠模块20-2可以通过使单元堆叠模块20B相对于旋转轴线R旋转90度来提供，第三级堆叠模块20-3可以通过使单元堆叠模块20B相对于旋转轴线R旋转180度来提供，并且第四级堆叠模块20-4可以通过使单元堆叠模块20B相对于旋转轴线R旋转270度来提供。

第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4中的每一个可以与单元堆叠模块20B具有相同的配置。第一级堆叠模块20-1可以由单元堆叠模块20B来提供，并且第二级堆叠模块至第四级堆叠模块20-2、20-3和20-4可以通过使单元堆叠模块20B相对于单元堆叠模块20B的旋转轴线R旋转不同的角度(对应于90度的倍数)并且通过垂直地且顺序地堆叠在第一级堆叠模块20-1上来提供。在这种情况下，90度可对应于用于确定单元堆叠模块20B的旋转角度以提供第二级堆叠模块至第四级堆叠模块20-2、20-3和20-4的参考角度。

因为第二级堆叠模块至第四级堆叠模块20-2、20-3和20-4是通过相对于单元堆叠模块20B的旋转轴线R以对应于90度的倍数的不同角度旋转单元堆叠模块20B并且通过垂直地且顺序地堆叠在第一级堆叠模块20-1上来提供的，所以当从平面视图观看时，第二级堆叠模块至第四级堆叠模块20-2、20-3和20-4的与第一级堆叠模块20-1的角部C1相对应的角部C2、C3和C4也可以位于角部C1相对于单元堆叠模块20B的旋转轴线R旋转了与90度的倍数相对应的不同角度的位置处。第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4的角部C1、C2、C3和C4可对应于单元堆叠模块20B的角部C0。

垂直堆叠以提供多级堆叠模块的单元堆叠模块20B的数量可以等于被包括在每个单元堆叠模块20B中的半导体晶片200的数量。例如，当诸如第一半导体晶片至第四半导体晶片201、202、203和204的四个半导体晶片200设置在单元堆叠模块20B中时，诸如第一级堆叠模块至第四级堆叠模块20-1、20-2、20-3和20-4的四级堆叠模块可以顺序堆叠。

图7是示出了设置在被包括在图6中所示的半导体封装10中的第一级堆叠模块20-1和第二级堆叠模块20-2中的通孔101(即，第一级通孔101A和第二级通孔101B)和再分配线400(即，第一级堆叠模块20-1的第一组再分配线400-1A和第二级堆叠模块20-2的第四组再分配线400-4B)。图7示意性地示出了第一级堆叠模块20-1和第二级堆叠模块20-2之间的电连接关系。

参照图6和图7，堆叠在第一级堆叠模块20-1上的第二级堆叠模块20-2可以具有与通过使第一级堆叠模块20-1相对于旋转轴线R沿逆时针方向旋转90度而获得的布局相同的平面形状。如果第二级堆叠模块20-2相对于旋转轴线R沿顺时针方向旋转90度，则第二级堆叠模块20-2的角部C2可与第一级堆叠模块20-1的角部C1交叠。

第二级堆叠模块20-2可以堆叠在第一级堆叠模块20-1上，使得在平面视图中，被包括在第二级堆叠模块200-2中的第二级插入桥100B与被包括在第一级堆叠模块20-1中的第一级插入桥100A交叠。被包括在第二级堆叠模块20-2中的第二级通孔101B可以与被包括在第一级堆叠模块20-1中的第一级通孔101A垂直地交叠，使得第二级通孔101B可以电连接到第一级通孔101A中的相应通孔。因为第二级通孔101B电连接到第一级通孔101A，所以第二级堆叠模块20-2可以电连接到第一级堆叠模块20-1。这样，第一级堆叠模块20-1和第二级堆叠模块20-2可以通过第一级通孔101A和垂直地与第一级通孔101A交叠的第二级通孔101B而彼此电连接。

因为第一级堆叠模块20-1和第二级堆叠模块20-2通过第一级通孔101A和第二级通孔101B而彼此电连接，所以第一级插入桥100A和第二级插入桥100B的堆叠结构可以提供垂直电互连结构，以用于将第一级堆叠模块20-1和和第二级堆叠模块20-2彼此电连接。

由于具有将第一级堆叠模块20-1在平面视图中沿逆时针方向旋转90度的形状的第二级堆叠模块20-2堆叠在第一级堆叠模块100-1上，所以第二级插入桥100B的第四划分区域154B可以与第一级插入桥100A的第一划分区域151A垂直交叠。设置在第一级插入桥100A的第一划分区域151A上的第一组通孔110A-1可以与设置在第二级插入桥100B的第四划分区域154B上的第四组通孔110D-2垂直地交叠，使得第一组通孔110A-1电连接到第四组通孔110D-2。排列在第一级插入桥100A中所包括的第一划分区域151A的第一列101-1A-A中的通孔101可以电连接到排列在第二级插入桥100B中所包括的第四划分区域154B的第一列101-1D-B中的通孔101。

排列在第一列101-1A-A中的通孔101可以通过第一组再分配线400-1A电连接到第一级堆叠模块20-1的第一半导体晶片201A。排列在第一列101-1D-B中的通孔101不连接到第二级堆叠模块20-2的第四组再分配线400-4B。因此，排列在第一列101-1D-B中的通孔101可以与第二级堆叠模块20-2的第四半导体晶片204B不连接。换句话说，第一组再分配线400-1A可以仅连接到排列在第一列101-1A-A中的通孔101，并且第四组再分配线400-4B可以仅连接到排列在第二级插入桥100B中所包括的第四划分区域154B的(不与第一列101-1A-A垂直交叠的)第四列101-4D-B中的通孔101。

排列在第一列101-1A-A中的通孔101、排列在第一列101-1D-B中的通孔101、以及第一组再分配线400-1A可以提供电连接到第一级堆叠模块20-1的第一半导体晶片201A并且与第二级堆叠模块20-2的第四半导体晶片204B电隔离的电路径。

排列在第二级插入桥100B中所包括的第四划分区域154B的第四列101-4D-B中的通孔101可以垂直地连接到排列在第一级插入桥100A中所包括的第一划分区域151A的第四列101-4A-A中的通孔101。排列在第四列101-4D-B中的通孔101可以通过第二级堆叠模块20-2的第四组再分配线400-4B电连接到第二级堆叠模块20-2的第四半导体晶片204B。因为排列在第四列101-4A-A中的通孔101不连接到第一级堆叠模块20-1的第一组再分配线400-1A，所以排列在第四列101-4A-A中的通孔101可以与第一级堆叠模块20-1的第一半导体晶片201A不连接。因此，排列在第四列101-4D-B中的通孔101、排列在第四列101-4A-A中的通孔101以及第四组再分配线400-4B可以提供电连接到第二级堆叠模块20-2的第四半导体晶片204B并且与第一级堆叠模块20-1的第一半导体晶片201A电隔离的电路径。

如上所述，排列在第四列101-4D-B中的通孔101、排列在第四列101-4A-A中的通孔101以及第四组再分配线400-4B可以提供仅电连接到第二级堆叠模块20-2的第四半导体晶片204B的电路径。另外，排列在第一列101-1A-A中的通孔101、排列在第一列101-1D-B中的通孔101以及第一组再分配线400-1A可以提供仅电连接到第一级堆叠模块20-1的第一半导体晶片201A的电路径。

两组不同的信号可以分别通过包括上述两组独立的电路径而独立地且选择性地被施加到第一级堆叠模块20-1的第一半导体晶片201A和第二级堆叠模块20-2的第四半导体晶片204B。因此，第一半导体晶片201A和第四半导体晶片204B可以使用两组独立的电路径来独立地操作。

图8是示出了被包括在图6中所示的第二级堆叠模块20-2中的第二级通孔101B和第四组再分配线400-4B以及被包括在图6中所示的第三级堆叠模块20-3中的第三级通孔101C和第三组再分配线400-3C的平面视图。

参照图6和图8，堆叠在第二级堆叠模块20-2上的第三级堆叠模块20-3可以具有与通过使第一级堆叠模块20-1相对于旋转轴线R沿逆时针方向旋转180度而获得的布局相同的平面形状。如果第三级堆叠模块20-3相对于旋转轴线R沿顺时针方向旋转180度，则第三级堆叠模块20-3的角部C3可以与图7中所示的第一级堆叠模块20-1的角部C1交叠。如果第三级堆叠模块20-3相对于旋转轴线R沿顺时针方向旋转90度，则第三级堆叠模块20-3的角部C3可与第二级堆叠模块20-2的角部C2交叠。

第三级堆叠模块20-3可以堆叠在第二级堆叠模块20-2上，使得在平面视图中，被包括在第三级堆叠模块20-3中的第三级插入桥100C与被包括在第二级堆叠模块20-2中的第二级插入桥100B交叠。被包括在第三级堆叠模块20-3中的第三级通孔101C可以与被包括在第二级堆叠模块20-2中的第二级通孔101B垂直地交叠，使得第三级通孔101C可以电连接到第二级通孔101B中的相应通孔。因为第三级通孔101C电连接到第二级通孔101B，所以第三级堆叠模块20-3可以电连接到第二级堆叠模块20-2。

由于具有将第二级堆叠模块20-2在平面视图中沿逆时针方向旋转90度的形状的第三级堆叠模块20-3堆叠在第二级堆叠模块20-2上，所第三级插入桥100C的第三划分区域153C可以与第二级插入桥100B的第四划分区域154B垂直交叠。设置在第二级插入桥100B的第四划分区域154B上的第四组通孔110D-2可以与设置在第三级插入桥100C的第三划分区域153C上的第三组通孔110C-3垂直交叠，使得第四组通孔110D-2电连接到第三组通孔110C-3。排列在第三级插入桥100A中所包括的第三划分区域153C的第三列101-3C-C中的通孔101可以电连接到排列在第二级插入桥100B中所包括的第四划分区域154B的第三列101-3D-B中的通孔101。

排列在第三列101-3C-C中的通孔101可以通过第三组再分配线400-3C电连接到第三级堆叠模块20-3的第三半导体晶片203C。排列在第三列101-3D-B中的通孔101不连接到第二级堆叠模块20-2中所包括的任何半导体晶片200。第三组再分配线400-3C、排列在第三列101-3C-C中的通孔101以及排列在第三列101-3D-B中的通孔101可以提供仅电连接到第三级堆叠模块20-3的第三半导体晶片203C的专用电路径。一组信号可以通过包括第三组再分配线400-3C、排列在第三列101-3C-C中的通孔101和排列在第三列101-3D-B中的通孔101的专用电路径而独立地和选择性地仅被施加到第三级堆叠模块20-3的第三半导体晶片203C。因此，第三级堆叠模块20-3的第三半导体晶片203C可以使用包括第三组再分配线400-3C、排列在第三列101-3C-C中的通孔101、以及排列在第三列101-3D-B中的通孔101的专用电路径而独立地操作。

图9是示出了被包括在图6中所示的第三级堆叠模块20-3中的第三级通孔101C和第三组再分配线400-3C以及被包括在图6中所示的第四级堆叠模块20-4中的第四级通孔101D和第二组再分配线400-2D的平面视图。

参照图6和图9，堆叠在第三级堆叠模块20-3上的第四级堆叠模块20-4可以具有与通过使第一级堆叠模块20-1相对于旋转轴线R沿逆时针方向旋转270度而获得的布局相同的平面形状。如果第四级堆叠模块20-4相对于旋转轴线R沿顺时针方向旋转270度，则第四级堆叠模块20-4的角部C4可以与图7中所示的第一级堆叠模块20-1的角部C1交叠。如果第四级堆叠模块20-4相对于旋转轴线R沿顺时针方向旋转90度，则第四级堆叠模块20-4的角部C4可以与第三级堆叠模块20-3的角部C3交叠。

第四级堆叠模块20-4可以堆叠在第三级堆叠模块20-3上，使得在平面视图中，被包括在第四级堆叠模块20-4中的第四级插入桥100D与被包括在第三级堆叠模块20-3中的第三级插入桥100C交叠。被包括在第四级堆叠模块20-4中的第四级通孔101D可以与被包括在第三级堆叠模块20-3中的第三级通孔101C垂直交叠，使得第四级通孔101D可以电连接到第三级通孔101C中的相应通孔。因为第四级通孔101D电连接到第三级通孔101C，所以第四级堆叠模块20-4可以电连接到第三级堆叠模块20-3。

由于具有将第三级堆叠模块20-3在平面视图中沿逆时针方向旋转90度的形状的第四级堆叠模块20-4堆叠在第三级堆叠模块20-3上，所以第四级插入桥100D的第二划分区域152D可以与第三级插入桥100C的第三划分区域153C垂直交叠。设置在第三级插入桥100C的第三划分区域153C上的第三组通孔110C-3可以与设置在第四级插入桥100D的第二划分区域152D上的第二组通孔110B-4垂直交叠，使得第三组通孔110C-3电连接到第二组通孔110B-4。排列在第四级插入桥100D中所包括的第二划分区域152D的第二列101-2B-D中的通孔101可以电连接到排列在第三级插入桥100C中所包括的第三划分区域153C的第二列101-2C-C中的通孔101。

排列在第二列101-2B-D中的通孔101可以通过第二组再分配线400-2D电连接到第四级堆叠模块20-4的第二半导体晶片202D。排列在第二列101-2C-C中的通孔101不连接到第三级堆叠模块20-3中所包括的任何半导体晶片200。因此，第二组再分配线400-2D、排列在第二列101-2B-D中的通孔101、以及排列在第二列101-2C-C中的通孔101可以提供仅电连接到第四级堆叠模块20-4的第二半导体晶片202D的专用电路径。一组信号可以通过包括第二组再分配线400-2D、排列在第二列101-2B-D中的通孔101、以及排列在第二列101-2C-C中的通孔101的专用电路径而独立地和选择性地仅被施加到第四级堆叠模块20-4的第二半导体晶片202D。因此，第四级堆叠模块20-4的第二半导体晶片202D可以使用包括第二组再分配线400-2D、排列在第二列101-2B-D中的通孔101、以及排列在第二列101-2C-C中的通孔101的专用电路径而独立地操作。

图10是示出根据另一实施方式的半导体封装30的立体图。

参照图10，半导体封装30可以被配置为包括垂直堆叠的多个堆叠模块40。多个堆叠模块40可包括顺序堆叠的第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4。第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4中的每一个可以具有相同的配置以用作单元堆叠模。单元堆叠模块可用作多个堆叠模块40的基本堆叠单元。

图11是示出了被包括在单元堆叠模块40B中的通孔2101和再分配线2400的平面布局2400M的平面视图，该单元堆叠模块40B对应于构成图10中所示的半导体封装30的第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4中的每一个。

在图10和图11中，单元堆叠模块40B可以被配置为包括多个插入桥2100和多个半导体晶片2200。多个插入桥2100可以分别被分配给多个半导体晶片2200。因此，插入桥2100的数量可以等于半导体晶片2200的数量。封装物2300可以将多个插入桥2100和多个半导体晶片2200结合并集成在一个模块化构件中。在图10，为了容易和便于解释的目的，第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4中的每一个被示出为没有封装物2300。

在单元堆叠模块40B中，多个半导体晶片2200可以以风车形式设置。即，多个半导体晶片2200(例如，第一半导体晶片至第四半导体晶片2201、2202、2203和2204)可以被设置为具有围绕空的空间2209的外缘形状形式，使得多个半导体晶片2200的侧表面彼此面对。第一半导体晶片2201可以被设置为与第二半导体晶片2202相邻，使得第一半导体晶片2201的侧表面2201S的一部分面对第二半导体晶片2202的侧表面2202S的一部分。第一半导体晶片2201的侧表面2201S可以具有小于第二半导体晶片2202的侧表面2202S的长度的长度。

第二半导体晶片2202可以设置在第一半导体晶片2201相对于单元堆叠模块40B的旋转轴线R1沿逆时针方向旋转参考角度A1的位置处。在本实施方式中，第二半导体晶片2202可以设置在第一半导体晶片2201相对于旋转轴线R1沿逆时针方向旋转90度的位置处，并且第三半导体晶片2203可以设置在第二半导体晶片2202相对于旋转轴线R1沿逆时针方向旋转90度的位置处。类似地，第四半导体晶片2204可以设置在第三半导体晶片2203相对于旋转轴线R1沿逆时针方向旋转90度的位置处，并且第一半导体晶片2201可以设置在第四半导体晶片2204相对于旋转轴线R1沿逆时针方向旋转90度的位置处。即，如果第一半导体晶片2201、第二半导体晶片2202、第三半导体晶片2203和第四半导体晶片2204在平面视图中沿逆时针方向相对于旋转轴线R1旋转90度，则第一半导体晶片2201、第二半导体晶片2202、第三半导体晶片2203和第四半导体晶片2204可以分别移动到第二半导体晶片2202、第三半导体晶片2203、第四半导体晶片2204和第一半导体晶片2201原来所位于的位置。旋转轴线R1可以是垂直穿过单元堆叠模块40B的平坦表面的面心FC的轴线。

插入桥2100可以被设置为分别与各个半导体晶片2200相邻。插入桥2100可以包括第一插入桥至第四插入桥2151、2152、2153和2154。第一插入桥至第四插入桥2151、2152、2153和2154可以被设置为使得第一插入桥至第四插入桥2151、2152、2153和2154的侧表面分别面对第一半导体晶片至第四半导体晶片2201、2202、2203和2204的侧表面。例如，第一插入桥2151可以被设置为与第一半导体晶片2201和第四半导体晶片2204相邻，使得第一插入桥2151的侧表面2151S面对第一半导体晶片2201的与第二插入桥2152相背的侧表面2201S-1。如果第一插入桥至第四插入桥2151、2152、2153和2154在平面视图中相对于旋转轴线R1沿逆时针方向旋转参考角度A1(即，90度)，则第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154可以分别移动到第二插入桥2152、第三插入桥2153、第四插入桥2154和第一插入桥2151最初所位于的位置。

第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154可以具有基本相同的配置和基本相同的形状。第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154中的每一个可以被配置为包括插入桥主体2100B和垂直地穿过插入桥主体2100B的通孔2101。

第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154可以是对应于图3和图5中所示的插入桥100的第一划分区域151、第二划分区域152、第三划分区域153和第四划分区域154中的相应划分区域的互连构件。插入桥2100可以对应于与参照图3所描述的插入桥100分离的划分区域150。即，第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154可以对应于插入桥100的彼此分离的第一划分区域151、第二划分区域152、第三划分区域153和第四划分区域154。

第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154中的每一个可以被配置为包括排列在第一列2101-1、第二列2101-2、第三列2101-3和第四列2101-4中的通孔2101。排列在第一插入桥2151的第一列2101-1、第二列2101-2、第三列2101-3和第四列2101-4中的通孔2101可以构成第一组通孔2110A。第二组通孔2110B、第三组通孔2110C和第四组通孔2110D可以分别设置在第二插入桥2152、第三插入桥2153和第四插入桥2154中。第二组通孔2110B、第三组通孔2110C和第四组通孔2110D中的每一个可以与第一组通孔2110A具有相同的配置。第一组通孔2110A、第二组通孔2110B、第三组通孔2110C和第四组通孔2110D可以是四组通孔2110。

其中排列有第一组通孔2110A的第一列2101-1、第二列2101-2、第三列2101-3和第四列2101-4可以与第一阵列方向RD11平行。其中排列有第二组通孔2110B的第一列至第四列可以与第二阵列方向RD22平行。其中排列有第三组通孔2110C的第一列至第四列可以与第三阵列方向RD33平行。其中排列有第四组通孔2110D的第一列至第四列可以与第四阵列方向RD44平行。第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154可以分别位于第四插入桥2154、第一插入桥2151、第二插入桥2152和第三插入桥2143相对于旋转轴线R1沿逆时针方向旋转90度的位置处。因此，在第一阵列方向RD11、第二阵列方向RD22、第三阵列方向RD33和第四阵列方向RD44之间可以存在90度的角度差。

单元堆叠模块40B可被配置为包括再分配线2400。再分配线2400可以被设置为将插入桥2100连接到半导体晶片2200中的相应半导体晶片。再分配线2400可以被设置为将第一插入桥2151、第二插入桥2152、第三插入桥2153和第四插入桥2154连接到第一半导体晶片2201、第二半导体晶片2202、第三半导体晶片2203和第四半导体晶片2204中的相应半导体晶片。再分配线2400可以被设置为将第一半导体晶片2101连接到排列在第一插入桥2151的第一列2101-1中的通孔。再分配线2400可以被设置为将第二半导体晶片2202连接到排列在第二插入桥2152的第二列2101-2B中的通孔。再分配线2400可以被设置为将第三半导体晶片2203连接到排列在第三插入桥2153的第三列2101-3C中的通孔。再分配线2400可以被设置为将第四半导体晶片2204连接到排列在第四插入桥2154的第四列2101-4D中的通孔。

再分配线2400中的第一组分配线2400-1可以被设置为将排列在第一插入桥2151的第一列2101-1中的通孔2101连接到第一半导体晶片2201的芯片焊盘2210。第一组分配线2400-1可以与排列在第二列2101-2、第三列2101-3和第四列2101-4中的通孔2101不连接。

再分配线2400中的第二组分配线2400-2可以被设置为将排列在第二插入桥2152的第二列2101-2B中的通孔2101连接到第二半导体晶片2202的芯片焊盘。再分配线2400中的第三组分配线2400-3可以被设置为将排列在第三插入桥2153的第三列2101-3C中的通孔2101连接到第三半导体晶片2203的芯片焊盘。再分配线2400中的第四组分配线2400-4可以被设置为将排列在第四插入桥2154的第四列2101-4D中的通孔2101连接到第四半导体晶片2204的芯片焊盘。

第一组分配线至第四组分配线2400-1、2400-2、240-3和2400-4连接到彼此不同的第一半导体晶片至第四半导体晶片2201、2202、2203和2204中的相应半导体晶片。因此，第一组分配线至第四组分配线2400-1、2400-2、240-3和2400-4可以提供独立的电路径，这些电路径连接到被包括在单元堆叠模块40B中的半导体晶片2201、2202、2203和2204中的相应半导体晶片。因此，被包括在单元堆叠模块40B中的第一半导体晶片至第四半导体晶片2201、2202、2203和2204可以使用第一组分配线至第四组分配线2400-1、2400-2、2400-3和2400-4而独立地操作。

再次参照图10和图11，被包括在半导体封装30中的第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4中的每一个可以被配置为与单元堆叠模块40B具有相同的形式。第一级堆叠模块40-1可以由单元堆叠模块40B来提供，并且第二级堆叠模块至第四级堆叠模块40-2、40-3和40-4可以通过使单元堆叠模块40B相对于单元堆叠模块40B的旋转轴线R1以不同的角度(对应于90度的倍数)旋转并且通过垂直地且顺序地堆叠在第一级堆叠模块40-1上来提供。

当第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4构成半导体封装30时，可以通过使单元堆叠模块40B相对于旋转轴线R1旋转0度或360度来提供第一级堆叠模块40-1。第一级堆叠模块40-1的角部C1可位于与单元堆叠模块40B的角部C0相同的位置处。第二级堆叠模块40-2可以通过将单元堆叠模块40B相对于旋转轴线R1沿逆时针方向旋转90度并且通过将旋转后的单元堆叠模块40B堆叠在第一级堆叠模块40-1上来提供。另外，第三级堆叠模块40-3可以通过将单元堆叠模块40B相对于旋转轴线R1沿逆时针方向旋转180度并且通过将旋转后的单元堆叠模块40B堆叠在第二级堆叠模块40-2上来提供，并且第四级堆叠模块40-4可以通过将单元堆叠模块40B相对于旋转轴线R1沿逆时针方向旋转270度并且通过将旋转后的单元堆叠模块40B堆叠在第三级堆叠模块40-3上来提供。

因为第二级堆叠模块至第四级堆叠模块40-2、40-3和40-4是通过使单元堆叠模块40B相对于单元堆叠模块40B的旋转轴线R1以与90度的倍数相对应的不同角度旋转并且通过垂直地且顺序地堆叠在第一级堆叠模块40-1上而提供的，所以当从平面视图观看时，第二级堆叠模块至第四级堆叠模块40-2、40-3和40-4的与第一级堆叠模块40-1的角部C1相对应的角部C2、C3和C4也可以位于角部C1相对于单元堆叠模块40B的旋转轴线R1旋转了与90度的倍数相对应的不同角度的位置处。第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4的角部C1、C2、C3和C4可对应于单元堆叠模块40B的角部C0。

被垂直堆叠以提供多级堆叠模块的单元堆叠模块40B的数量可以等于被包括在每个单元堆叠模块40B中的半导体晶片2200的数量。例如，当诸如第一半导体晶片至第四半导体晶片2201、2202、2203和2204的四个半导体晶片2200设置在单元堆叠模块40B中时，诸如第一级堆叠模块至第四级堆叠模块40-1、40-2、40-3和40-4的四级堆叠模块可以顺序堆叠，并且也可以设置四个插入桥2100。

根据本公开的实施方式，可以通过垂直地堆叠多个堆叠模块来提供半导体封装，每个堆叠模块被配置为包括至少一个插入桥和多个半导体晶片。在这种情况下，通过相对于单元堆叠模块的旋转轴线以不同角度旋转单元堆叠模块来提供堆叠模块，并且旋转后的单元堆叠模块可以顺序地和垂直地堆叠以提供半导体封装。

图12是示出包括采用根据实施方式的半导体封装中的至少一种的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器装置的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据实施方式的半导体封装中的至少一种。

存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，从而响应于来自主机7830的读/写请求而读出所存储的数据或存储数据。

图13是示出包括根据实施方式的半导体封装中的至少一种的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出单元8712和存储器8713。控制器8711、输入/输出单元8712和存储器8713可以通过提供数据移动所经过的路径的总线8715来彼此联接。

在一个实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器、和/或能够与这些组件执行相同功能的逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的半导体封装中的至少一种。输入/输出单元8712可以包括从小键盘、键盘、显示装置和触摸屏等中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储数据和/或要由控制器8711执行的命令等。

存储器8713可以包括诸如DRAM的易失性存储器装置和/或诸如闪存存储器的非易失性存储器装置。例如，闪存存储器可以被安装到诸如移动终端或台式计算机的信息处理系统。闪存存储器可以构成固态盘(SSD)。在这种情况下，电子系统8710可以在闪存存储器系统中稳定地存储大量数据。

电子系统8710可以进一步包括接口8714，其被配置为向通信网络发送数据和从通信网络接收数据。接口8714可以是有线或无线类型的。例如，接口8714可以包括天线或有线或无线收发器。

电子系统8710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。

如果电子系统8710是能够执行无线通信的装置，则电子系统8710可以在使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中使用。

已经结合如上所述的一些实施方式公开了本发明的教导。本领域技术人员将理解，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。因此，在本说明书中公开的实施方式应当从说明性的角度而不是限制性的角度来考虑。本发明教导的范围不限于以上描述，而是由所附权利要求限定，并且等同范围内的所有不同特征应当被解释为被包括在本发明的教导中。

相关申请的交叉引用

本申请要求于2020年2月24日提交的韩国申请No.10-2020-0022474的优先权，该申请的全部内容通过引用合并于此。