最小和算法
最小和算法的相关文献在2004年到2022年内共计89篇,主要集中在无线电电子学、电信技术、自动化技术、计算机技术、军事技术
等领域,其中期刊论文71篇、会议论文5篇、专利文献59425篇;相关期刊49种,包括科学技术与工程、系统工程与电子技术、应用科技等;
相关会议5种,包括中国工程院第二届”空间信息技术与应用展望“院士论坛暨2014年空间电子学学术年会、2013四川省电子学术年会、2009年中国高校通信类院系学术研讨会等;最小和算法的相关文献由231位作者贡献,包括何庆涛、周正、王新梅等。
最小和算法—发文量
专利文献>
论文:59425篇
占比:99.87%
总计:59501篇
最小和算法
-研究学者
- 何庆涛
- 周正
- 王新梅
- 茅迪
- 葛建华
- 许宗泽
- 陈正康
- 马林华
- 高宏峰
- 任洁
- 关磊
- 冯雪林
- 刘伯阳
- 刘晓真
- 刘林
- 卢鑫
- 司江勃
- 周林
- 姚海鹏
- 张会生
- 张琦
- 张祎
- 忻向军
- 李立欣
- 李赞
- 杜兴民
- 杨雷静
- 沙金
- 熊前进
- 王光全
- 王富
- 王拥军
- 王若桐
- 田凤
- 田清华
- 翁平洋
- 翟文超
- 胡金龙
- 范芳
- 袁劲飏
- 贺玉成
- 赵旭莹
- 邱丽鹏
- 郑张笑
- 郝本建
- 钟永信
- 闫锋
- 陈恒
- 高然
- 黄海燕
-
-
吴冰瑞;
陆玲霞
-
-
摘要:
为了降低无线传感器网络(WSNs)成本,设计了一种低面积部分并行8级流水的低密度奇偶校验(LDPC)码译码器。针对最小和(MS)算法校验节点信息值计算复杂度高而导致硬件资源消耗过多的问题,提出一种新的计算校验节点信息值的算法。该算法只需计算变量节点传递到校验节点信息的绝对值最小值。与MS算法相比,降低计算复杂度66.6%。现场可编程门阵列(FPGA)综合结果表明:校验节点面积减少43%,路由面积减少30%,变量节点面积减少21%。在使用55 nm CMOS工艺下,译码器时钟频率600 MHz,信噪比4.4 dB条件下,数据吞吐率29 Gbps,面积1.7 mm^(2)。
-
-
薛丽
-
-
摘要:
准循环低密度校验码(QC_LDPC码)以其优越的性能及较低的编译码复杂度得到了广泛的应用,目前,准循环LDPC码已成为CCSDS深空通信的方案之一.如何在FPGA上实现高速译码,则是QC_LDPC码应用的一个焦点.该文简单介绍了QC_LDPC码的译码实现过程,设计提出了快速处理校验节点迭代过程的实现方法,可以大大加快译码过程,尤其当校验矩阵行重较大时,有利于高速译码.
-
-
倪永婧;
郭巍;
张静涛
-
-
摘要:
近年来,无线通信中对于传输延迟的要求越来越高.降低信道编码的码长,可以在信息速率较低的情况下,显著降低传输延迟.低密度奇偶校验码(LDPC)是当前广泛采用的信道编码,在LDPC的码长较短时,由于Tanner图上的环较多,周长小,因此传统的置信度传播算法对符号似然比的近似较差,从而影响了编码的性能.提出了基于循环神经网络的BP-RNN译码器,采用机器学习中的工具优化Trellis图中边的权重,与传统BP译码器相比,提高了短码长LDPC的译码器性能,从而在低信息速率的传输中降低通信延迟.
-
-
李剑凌;
陈斌杰
-
-
摘要:
为了提高准循环低密度奇偶校验(QC-LDPC)译码器的吞吐率、迭代译码收敛速度和资源利用率,本文针对QC-LDPC码校验矩阵的结构特性设计一种层间流水线结构译码器.该译码器对译码策略和校验节点更新结构进行优化,克服了传统分层译码并行所带来的数据冲突问题;各分层之间的迭代译码非串行进行,校验节点和变量节点可并行计算,有效地提高译码器的资源利用率;校验节点更新的结构在不增加运算复杂度的情况下消耗时间更短,分层最小和算法加快了迭代译码的收敛速度,压缩了单次迭代所需时间.本文以WIMAX标准(2304,1152)QC-LDPC码为例,以现场可编程门阵列(FPGA)作为实现平台,仿真并实现了基于最小和算法的QC-LDPC译码器.结果表明,当译码器工作频率为200 MHz、迭代次数为10次时,吞吐量可达到1 Gbit/s.
-
-
张恒皞;
丛惠平;
赵旦峰
-
-
摘要:
为了实现不同信道条件下的信道编码硬件实现方案,本文构造了一种码率兼容的空间耦合低密度奇偶校验(SC-LDPC)码,并进行了编码器与译码器的现场可编程门阵列(FPGA)实现.编码器采用部分校验子前项编码算法进行不同码率的快速递归编码.译码器采用最小和算法,结合分层译码结构完成译码.该设计在Xilinx xc7k325tffg900-2芯片上进行测试,实现了3种不同码率的空间耦合LDPC码的编码与译码功能,具有良好的译码性能和较低的资源占用率.
-
-
陶志勇;
李艳
-
-
摘要:
针对最小和(Min-Sum,MS)算法在奇偶校验码上的译码性能较差的问题,提出了一种改进的MS算法.如果新变量节点消息和先前变量节点消息的符号不同,通过对新变量节点消息和先前变量节点消息动态加权处理修改迭代过程中的变量节点消息,以降低MS过高估计的不利影响.利用深度学习方法实现的译码器不仅能够抑制MS近似的影响,同时能够抑制码结构中循环的不利影响.仿真结果表明,与MS算法相比,改进的算法在几乎不增加复杂度的条件下获得了译码性能的显著提高,并且在中短码上的译码性能优于经典的置信度传播(Belief Propagation,BP)算法.
-
-
周华;
赵良;
李诚谦
-
-
摘要:
通过对LDPC码的RBP和NWRBP译码算法进行研究,针对算法在译码过程中运算量过大,不利于在硬件上实现的问题,提出一种改进型的RBP和NWRBP译码算法.该算法在更新从检验节点到变量节点的信息时,采用最小和算法得出近似值,以此降低译码复杂度.同时,为了弥补近似值所带来的译码性能损失,引入乘性修正因子和加性修正因子来提高译码性能.
-
-
-
于彬
-
-
摘要:
由于NAND闪存具有读写速度快、效率高、功耗低等特点,因此被广泛应用于存储领域.为了提高闪存存储的可靠性,提出一种适用于NAND闪存的LDPC译码算法对其进行纠错.基于LDPC码的BP译码简化算法,结合分层算法与归一化最小和(NMS)算法,提出一种改进的行分层最小和算法.仿真结果表明,改进译码算法在不降低译码性能的前提下,减少了迭代次数,加快了译码收敛速度,更有利于硬件电路的实现.
-
-
于彬1
-
-
摘要:
由于NAND闪存具有读写速度快、效率高、功耗低等特点,因此被广泛应用于存储领域。为了提高闪存存储的可靠性,提出一种适用于NAND闪存的LDPC译码算法对其进行纠错。基于LDPC码的BP译码简化算法,结合分层算法与归一化最小和(NMS)算法,提出一种改进的行分层最小和算法。仿真结果表明,改进译码算法在不降低译码性能的前提下,减少了迭代次数,加快了译码收敛速度,更有利于硬件电路的实现。
-
-
-
LI Jia;
李佳
- 《2013四川省电子学术年会》
| 2013年
-
摘要:
基于低密度奇偶校验码的分层译码算法和最小和算法,研究了归一化分层最小和算法,并对归一化系数的确定做出说明.分层译码算法在迭代译码中校验节点的更新能利用到本次迭代过程中已经更新的比特节点的信息,加快译码收敛速度,减少迭代次数和存储空间.归一化分层最小和算法大大减小了分层译码复杂度,利用归一化系数使译码性能显著提高.实验证明归一化分层最小和译码算法比标准分层译码算法在误比特率约为10-2时,信噪比降低了约0.15dB.
-
-
XU Xiu-qiang;
徐修强
- 《2009年中国高校通信类院系学术研讨会》
| 2009年
-
摘要:
BICM-ID的引入使BICM系统在AWGN信道下同样取得了良好的性能.在简要给出LDPC-BICM-ID系统算法步骤的基础上,用距离准则从理论上分析8PSK调制BICM-ID系统性能.通过对802.16e标准中码型进行仿真发现,虽然Gray映射在LDPC-BICM-ID系统中仅获得少量增益,但仍然是该系统的最佳映射,这一结论与CC-BICM-ID正好相反.
-
-
XU Xiu-qiang;
徐修强
- 《2009年中国高校通信类院系学术研讨会》
| 2009年
-
摘要:
BICM-ID的引入使BICM系统在AWGN信道下同样取得了良好的性能.在简要给出LDPC-BICM-ID系统算法步骤的基础上,用距离准则从理论上分析8PSK调制BICM-ID系统性能.通过对802.16e标准中码型进行仿真发现,虽然Gray映射在LDPC-BICM-ID系统中仅获得少量增益,但仍然是该系统的最佳映射,这一结论与CC-BICM-ID正好相反.
-
-
XU Xiu-qiang;
徐修强
- 《2009年中国高校通信类院系学术研讨会》
| 2009年
-
摘要:
BICM-ID的引入使BICM系统在AWGN信道下同样取得了良好的性能.在简要给出LDPC-BICM-ID系统算法步骤的基础上,用距离准则从理论上分析8PSK调制BICM-ID系统性能.通过对802.16e标准中码型进行仿真发现,虽然Gray映射在LDPC-BICM-ID系统中仅获得少量增益,但仍然是该系统的最佳映射,这一结论与CC-BICM-ID正好相反.
-
-
XU Xiu-qiang;
徐修强
- 《2009年中国高校通信类院系学术研讨会》
| 2009年
-
摘要:
BICM-ID的引入使BICM系统在AWGN信道下同样取得了良好的性能.在简要给出LDPC-BICM-ID系统算法步骤的基础上,用距离准则从理论上分析8PSK调制BICM-ID系统性能.通过对802.16e标准中码型进行仿真发现,虽然Gray映射在LDPC-BICM-ID系统中仅获得少量增益,但仍然是该系统的最佳映射,这一结论与CC-BICM-ID正好相反.
-
-
何庆涛;
周正;
葛建华
- 《第九届全国消费电子技术年会暨数字电视研讨会》
| 2007年
-
摘要:
提出了一种准循环低密度校验码的部分并行译码结构,按照该结构设计的译码器可兼容多种码率的准循环低密度校验码,同时适用于规则码和非规则码,因此只需设计1个译码器就可完成不同码率的准循环低密度校验码的译码。在Altera公司的StratixII-EP2S90器件上实现了DTMB标准中3种准循环低密度校验码的译码器。FPGA实现结果表明,与传统的译码方案相比,该译码方案可节省大约45﹪的逻辑单元。
-
-
何庆涛;
周正;
葛建华
- 《第九届全国消费电子技术年会暨数字电视研讨会》
| 2007年
-
摘要:
提出了一种准循环低密度校验码的部分并行译码结构,按照该结构设计的译码器可兼容多种码率的准循环低密度校验码,同时适用于规则码和非规则码,因此只需设计1个译码器就可完成不同码率的准循环低密度校验码的译码。在Altera公司的StratixII-EP2S90器件上实现了DTMB标准中3种准循环低密度校验码的译码器。FPGA实现结果表明,与传统的译码方案相比,该译码方案可节省大约45﹪的逻辑单元。
-
-
何庆涛;
周正;
葛建华
- 《第九届全国消费电子技术年会暨数字电视研讨会》
| 2007年
-
摘要:
提出了一种准循环低密度校验码的部分并行译码结构,按照该结构设计的译码器可兼容多种码率的准循环低密度校验码,同时适用于规则码和非规则码,因此只需设计1个译码器就可完成不同码率的准循环低密度校验码的译码。在Altera公司的StratixII-EP2S90器件上实现了DTMB标准中3种准循环低密度校验码的译码器。FPGA实现结果表明,与传统的译码方案相比,该译码方案可节省大约45﹪的逻辑单元。
-
-
何庆涛;
周正;
葛建华
- 《第九届全国消费电子技术年会暨数字电视研讨会》
| 2007年
-
摘要:
提出了一种准循环低密度校验码的部分并行译码结构,按照该结构设计的译码器可兼容多种码率的准循环低密度校验码,同时适用于规则码和非规则码,因此只需设计1个译码器就可完成不同码率的准循环低密度校验码的译码。在Altera公司的StratixII-EP2S90器件上实现了DTMB标准中3种准循环低密度校验码的译码器。FPGA实现结果表明,与传统的译码方案相比,该译码方案可节省大约45﹪的逻辑单元。