中国集成电路

摘要： 国家集成电路产业投资基金股份有限公司总裁丁文武在亦庄举行的"2017北京微电子国际研讨会暨中国新能源汽车电子高峰论坛"发表了题为《产业基金在推动产业自主发展的探索》的主旨演讲.阐述了国内电子产业和集成电路产业发展的情况,以及集成电路产业发展的新变化和新趋势.

摘要： 2017年11月2日,美国纽约东区地方法院对中微半导体AMEC的托盘供应商SGL做出初步禁令,禁止SGL给中微半导体提供MOCVD系统的所需要的晶圆承载器部件.这项禁令实际上就卡死了中微半导体关键产品的关键部件的来源.这将导致中微MOCVD设备无法出售.而目前中微的多家核心客户将因缺少此耗材——基片托盘而被迫停产.

摘要： 展望未来,《国家集成电路产业发展推进纲要》明确提出,到2020年,我国集成电路产业与国际先进水平的差距逐步缩小,全行业销售收入年均增速超过20％,企业可持续发展能力大幅增强.移动智能终端、网络通信、云计算、物联网、大数据等重点领域集成电路设计技术达到国际领先水平,产业生态体系初步形成.16/14 nm制造工艺实现规模量产,封装测试技术达到国际领先水平,关键装备和材料进入国际采购体系,基本建成技术先进、安全可靠的集成电路产业体系.展望到2020年,我国集成电路产业规模全面实现《推进纲要》和"十三五"规划目标产值9300亿元.

摘要： 年复一年,芯谋咨询坚持每年的年初发布"产业十大预测"已经快五年了.没有心血来潮,因为五年如一日.没有哗众取宠,因为五年坚持风格如一.没有事后不认账,因为坚持业界来评判.每年年初对上年的预测做一个评判,既是对自己研究能力的鞭策,更是对产业的负责.

摘要： 半导体制造是我们见过所有制造业里最为复杂、最有科技含量的制造.与传统制造业不同.在后摩尔时代,国际半导体技术路线图已经明确将封装作为重要的发展路线,以系统级封装(SiP)为代表的多元化器件和功能集成的路线.02专项支持封测企业针对基板封装、多芯片封装、芯片叠层打线封装等高密度封装展开技术研发,量产技术涵盖了倒装焊、晶圆级封装、凸点技术等国际先进封测技术.国内企业共同组建了先进封装与系统集成创新平台.

摘要： 未来的3～5年是上海集成电路产业发展的重大机遇期和重大转型期.上海作为我国集成电路产业最为集中、产业链相对最为完整、综合技术相对最高的重要产业基地,理应实现更大规模、更具创新性和更具引领作用的突破性发展.展望2018年,我国和上海集成电路的产能规模和技术水平将出现更大规模的突破.上海集成电路产业规模进一步突破2000亿元,将成为可能.

摘要： 2017～2018年全球半导体市场将有3％～5％ 的增长,全球半导体产业将进入温和的回升期,这为我国和上海集成电路产业持续快速平稳发展和全面完成集成电路产业发展"十三五"规划目标提供了较为良好的国际环境.中国集成电路产品的走势将对全球半导体市场的影响.美欧等国家产业政策调整也将对全球半导体市场带来的影响.全球半导体企业并购将继续展开.我国集成电路产业将继续保持高速增长的发展态势,国内集中投资的先进制造项目将陆续进入实施阶段,海外合作和国内整合成为产业发展新常态.

摘要： 在第五届中国半导体设备市场年会上,国家科技重大专项(02)专家组组长叶甜春先生指出,十九大的召开标志着我们迎来了新时代,将开展新的征程.未来30年是信息化时代,中国要发展起来,必须要解决芯片的问题.芯片业本质上是制造产业,是工艺的支撑.工艺的核心是设备和材料,设备和材料一直被卡脖子,很危险.我国装备和材料必须实现自主发展,建立自己的工业体系.

摘要： 近两三年来,我国国家和地方成立了集成电路产业投资基金,以支持集成电路等产业的发展.目前,除了成立并深入实施初期规模为1387亿元的集成电路产业投资基金,许多省市也成立了规模不等的集成电路投资基金,至今总计规模已超过3500亿元.这股国家和地方投资集成电路产业的浪潮又快、又大、又猛,已引起了业界内外的普遍关注.

摘要： 中国集成电路增值税案(China-Value-added Tax on Integrated Circuits, WT/DS309)是中国在WTO的第一起被诉案件，因此引起了国内外的广泛关注。尽管该案在较短的时间内通过磋商解决了双方的争议，未进入正式的专家组审理阶段，但由于入世后的中国参与WTO争端解决机制的实践尚比较有限，而该案中也涉及到服务贸易问题，因此本文将对这一案件的基本情况进行总体介绍，并结合WTO争端解决机构截至目前有关服务贸易问题的裁决，试图分析本案中的服务贸易问题。

摘要： 本发明涉及在管芯(402)上制造集成电路(404)的方法，其中管芯(402)形成包括多个通过划片通道(403)相互分离的管芯的晶片(401)的可分离部分。本方法包含下述步骤，即在至少其中一个划片通道(403)上施加金属化图形(407)，以形成包含至少一个作为集成电路(404)的一部分的通信总线电路(405)的通信总线。在紧接的下一步骤中，集成电路(404)依据预定的测试方法进行测试，该测试方法使用通信总线电路(405)与集成电路(404)通信。在接下来的步骤中，管芯(402)被从晶片(401)上分离。通信总线电路(405)被设计为在晶片测试模式以及功能性模式下都可以通信。在集成电路(404)的测试过程中，它在晶片测试模式下通信。本发明还涉及利用该制造方法获得的集成电路(404)，包含利用该制造方法获得的集成电路(404)的晶片(401)，以及包含利用该制造方法获得的集成电路(404)的系统。

摘要： 本发明提供了集成电路、包括集成电路的设备及集成电路芯片。集成电路包括：生成一连续输出时钟信号的时钟发生器，包括接收第一输入时钟信号的第一时钟信号输入及接收第二输入时钟信号的第二时钟信号输入；接收数字音频数据及伴随的音频数据时钟的至少一个数字音频接口；基于接收的数字音频数据重构模拟音频数据的数字‑模拟转换器；音频数据时钟作为第一输入时钟信号被提供给时钟发生器，时钟发生器的输出时钟信号被用作数字‑模拟转换器的时钟；接收的数字音频数据和伴随的音频数据时钟由设备在突发模式下接收，数字‑模拟转换器被连续地供应以时钟发生器的输出时钟信号，时钟发生器的输出时钟信号基于第一输入时钟信号和第二输入时钟信号。

摘要： 公开了一种集成电路、操作集成电路的方法和具有集成电路的装置。所述集成电路(IC)包括：片上逻辑，包括输入端、输出端和在扫描链中连接的多个同步电路；测试数据输入(TDI)线；测试数据输出(TDO)线，连接到输出端；测试接入端口(TAP)控制器，响应于一个或者更多个选择信号，将从多个数据源中的一个输出的数据发送到输入端，其中，所述数据源包括TDI线和输出端。

摘要： 本发明涉及在管芯(402)上制造集成电路(404)的方法，其中管芯(402)形成包括多个通过划片通道(403)相互分离的管芯的晶片(401)的可分离部分。本方法包含下述步骤，即在至少其中一个划片通道(403)上施加金属化图形(407)，以形成包含至少一个作为集成电路(404)的一部分的通信总线电路(405)的通信总线。在紧接的下一步骤中，集成电路(404)依据预定的测试方法进行测试，该测试方法使用通信总线电路(405)与集成电路(404)通信。在接下来的步骤中，管芯(402)被从晶片(401)上分离。通信总线电路(405)被设计为在晶片测试模式以及功能性模式下都可以通信。在集成电路(404)的测试过程中，它在晶片测试模式下通信。本发明还涉及利用该制造方法获得的集成电路(404)，包含利用该制造方法获得的集成电路(404)的晶片(401)，以及包含利用该制造方法获得的集成电路(404)的系统。

摘要： 本申请案涉及集成电路、集成电路的电容器阵列以及用于制造集成电路的方法。集成电路包括多个水平排列成二维2D网格的特征。所述2D网格包括具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边的平行四边形单位单元。所述平行四边形单位单元具有横跨在所述四个网格点中的两个对角线上对置的网格点之间的直线对角线。所述直线对角线比所述四个直线侧边中的每一个都要长。所述各个特征处于所述四个网格点中的一个处并且沿着相对于所述四个直线侧边中的每一个水平地成角度的方向占据水平拉长的最大水平区域。还公开其它实施例，包含方法实施例。

摘要： 一种集成电路，包括：半导体衬底；集成在半导体衬底中的电子组件；覆盖在半导体衬底上的电连接结构；以及具有细长形状的导电区域，该导电区域具有第一端和第二端。导电区域形成在电连接结构中，在衬底的整个长度上延伸，并且不直接电连接到电子组件。第一同步连接元件和第二同步连接元件分别电耦合到导电区域的第一端和第二端，并且各自具有面对耦合面的相应的同步连接部分。

摘要： 在一些实施例中，本公开涉及一种包含接合到第二集成电路管芯的第一集成电路管芯的三维集成电路(IC)堆叠。第一集成电路管芯包含第一半导体衬底、配置在第一半导体衬底的前侧上的第一内连线结构以及配置在第一内连线结构上方的第一接合结构。第二集成电路管芯包含第二半导体衬底、配置在第二半导体衬底的前侧上的第二内连线结构以及配置在第二半导体衬底的背侧上的第二接合结构。第一接合结构面向第二接合结构。另外，三维集成电路堆叠包含从第二接合结构延伸到第二半导体衬底的背侧且热耦合到第一内连线结构或第二内连线结构中的至少一个的第一背侧接触件。

摘要： 一种集成电路去毛刺装置。所述集成电路去毛刺装置包括基座、集成电路去毛刺辅助装置以及清洗装置。所述基座用于承载放置在UV膜上的集成电路料条。当所述集成电路去毛刺辅助装置与所述基座组合时，所述集成电路去毛刺辅助装置覆盖所述UV膜并暴露所述集成电路料条。所述喷射头设置于所述基座上方并用于通过物理清洗方式清洗所述集成电路料条。

摘要： 本发明实施例涉及集成电路、集成电路布局结构及形成集成电路的方法。本发明实施例涉及一种集成电路，其包含：衬底，其具有第一区及第二区；第一隔离结构，其放置于所述衬底中且将所述第一区与所述第二区分离；第一装置，其放置于所述第一区中；第二装置，其放置于所述第二区中；及半导体虚设结构，其放置于所述第一隔离结构上。所述第一隔离结构具有第一顶表面及低于所述第一顶表面的第二顶表面。所述半导体虚设结构覆盖所述第一顶表面的部分、所述第二顶表面的部分及所述第一顶表面与所述第二顶表面之间的边界。

摘要： 本申请公开一种集成电路焊线装置，包括热板以及压板。压板包括作业压合区和已焊线压合区。作业压合区压合集成电路料条中进行焊线作业的部分。已焊线压合区与作业压合区沿第一方向排列，并压合集成电路料条中完成焊线作业的部分。热板设置于压板的下方。热板的上表面包括作业承载区和已焊线承载区。作业承载区对应作业压合区，并承载集成电路料条中进行焊线作业的部分。已焊线承载区对应已焊线压合区。已焊线承载区与作业承载区沿第一方向排列，并承载集成电路料条中完成焊线作业的部分。本申请还公开相关集成电路压板装置及集成电路热板装置。