系统单芯片

摘要： 3月21日,成立仅仅5年之久的加特兰微电子又迎来其革命性的Alps系列毫米波雷达系统单芯片的新品发布会。此前,在2017年加特兰就发布第一代CMOS 77GHz毫米波雷达射频单芯片,并且其也是全球第一家量产CMOS 77GHz毫米波雷达芯片并成功导入前装车辆的公司。

摘要： 近日,加特兰微电子发布了Alps系列毫米波雷达系统单芯片。Alps系列芯片集成了高速ADC、完整的雷达信号处理baseband以及高性能的CPU 核。在射频部分,Alps芯片包含4个发射通道、4个接收通道,有高度可配置的波形发生器,还集成了50Msps采样率的模数转换器。

摘要： 近日,加特兰微电子在上海正式发布了其革命性的Alps系列毫米波雷达系统单芯片。继2017年发布第一代77GHz毫米波雷达射频单芯片后,此次加特兰微电子为业界带来了更高集成度的系统单芯片。Alps系列芯片集成了高速ADC、完整的雷达信号处理baseband以及高性能的CPU核。此次发布会上更是推出了集成片上天线的AiP(antenna in package)产品。

摘要： 2018年3月14日,联发科技曦力p60发布会在北京召开.联发科技曦力p60（MediaTekheliop60,以下简称heliop60）是联发科技首款内建多核心人工智能处理器（Mobile APU：Aiprocessing Unit）及neuropilotAi技术的新一代智能手机系统单芯片（Soc）,以Ai技术的加持重新定义新高端（newpremium）,让更多手机用户享受到人工智能带来的便利.

摘要： 3月14日,台湾联发科技股份有限公司（以下简称联发科技）正式发布基于其人工智能平台NeuroPilot的新一代智能手机系统单芯片（SoC）——曦力P60（Helio P60）.

摘要： 安森美半导体扩展了蓝牙5认证的无线电系统单芯片(SoC)RSL10系列,采用一个现成的6 mm×8 mm×1.46 mm系统级封装(SiP)模块。RSL10支持蓝牙低功耗无线配置文件,易于设计到任何“连接的”应用中,包括运动/健身或移动医疗可穿戴设备、智能锁和电器。RSL10 SIP含内置天线、RSL10无线电和所需的所有无源器件在一个完整的微型方案中。RSL10 SIP获蓝牙特别兴趣小组(SIG)认证,无需任何额外的射频(RF)设计考量,大大减少了上市时间和开发成本。

摘要： 安森美半导体的NCV-RSL10是通过蓝牙5认证并符合车规的系统单芯片（SoC）,具有极高的安全性和可靠性,用于汽车无匙进入、信息娱乐控制、主动安全和自动驾驶等应用,为汽车行业带来行业最低功耗。

摘要： 近日，意法半导体（ST）与佐臻股份有限公司（Jorjin Technologies Inc）联合推出了sigfox和低功耗蓝牙（BLE）双功能无线模块。因采用了ST的BlueNRG-1低功耗蓝牙（BLE）系统单芯片（System—on—Chip，SoC）和S2-LP Sub-1GHz无线收发器的领先技术，佐臻WS211X系列Sigfox与低功耗蓝牙（BLE）双功能模块能够提供创新无线通信技术和强调节能的物联网应用。

摘要： 联发科技近期宣布与微软公司合作，领先业界推出第一款支持微软AzureSphere物联网操作系统的系统单芯片（SoC）-MT3620，提供内置安全与连网功能的微控制器（MCU）类型的物联网产品，共同推动物联网创新与安全。

摘要： 如果以FPU或DSP导入目的,一般在MCU中追加FPU、DSP整合架构.主要目的还是在考量成本下的设计方向,尤其在早期半导体芯片.SoC(System on Chip)系统单芯片与MCU存在一段价格差距.如果仅需要DSP或FPU进行运算加速,又不想选用高单价SoC,这时整合DSP或FPU硬件加速单元的MCU产品,不仅可以更好的提供运行效能,同时又能在成本控制上表现更加优异.

摘要： 本发明涉及数据处理技术领域，特别涉及一种单工位芯片移印信息处理方法及单工位芯片移印机。本发明能够基于获取到的芯片移印状态信息集合确定异常状态信息集合，并通过移印状态识别线程分别确定出移印生产指标信息集合和异常生产指标信息集合，进而确定出芯片移印状态信息集合所对应的移印误差标签集，这样可以移印误差标签集确定芯片移印状态信息集合的工作状态调整信息，以使得单工位芯片移印机能够根据工作状态调整信息自适应地调整工作状态，从而基于芯片的生产指标信息实现对移印机的不同功能单元之间存在的配合误差的改善或者消除，从而确保对芯片的快速精准加工，提高移印效率。

摘要： 本发明涉及单SOC芯片及单SOC芯片多工作模式的复用方法，包含处理器核模块、外围IO模块，还包括模式控制模块，用于控制该芯片的工作模式，包括处理器核IP测试芯片模式、SOC芯片模式和IO控制器桥芯片模式；功能使能模块，用于选择需要使能和关闭的功能模块；总线交叉开关模块，用于选择功能模块的地址空间映射方式；外部互连总线模块，用于选择工作在桥模式还是设备模式；管脚控制模块，用于控制芯片的IO管脚连接到芯片内信号总线上；辅助功能模块，用于使能或关闭功能模块的时钟和电源供应。处理器芯片厂家只需要设计流片一款芯片，可覆盖市场的三类应用需求，将三次芯片设计流片减少到一次，缩短了研发周期和芯片上市时间，降低了芯片研发风险和成本。

摘要： 一种单芯片系统(1)，单芯片系统具有多个计算单元(2)，尤其是计算核和/或CPU、至少一个输入/输出单元(9)、存储单元(3)和输入/输出控制单元(10)，输入/输出控制单元协调在计算单元(2)和至少一个输入/输出单元(9)之间的通讯，其中，单芯片系统(1)还具有实现为硬件的攻击检测单元(14、14a、14b)，攻击检测单元通过硬件信号连接(16)至少与作为单芯片系统(1)的组件的输入/输出控制单元(10)相连接，并且在待记录的和/或待通过至少一个措施应答的、对攻击检测规则组(15)的规则违反情况方面评估由输入/输出控制单元(10)接收的输入信号。

摘要： 现市场上已出现大部分为单管单芯片多颗不同组合、大功率LED不同组合照明灯，后者接近照明，但存在需散热及寿命问题，前者目前多为装饰灯、次照明灯。本发明“超高亮度单管多芯片、超高亮度单管单芯片，普通LED组合柔光照明灯”，可以用于照明，可以解决寿命及散热问题。可以满足看书的台灯、射灯及一般照明灯要求。从而实现低功率、高亮度、高寿命的LED照明灯。属光电子与新材料应用领域。

摘要： 本发明涉及数据处理技术领域，特别涉及一种单工位芯片移印信息处理方法及单工位芯片移印机。本发明能够基于获取到的芯片移印状态信息集合确定异常状态信息集合，并通过移印状态识别线程分别确定出移印生产指标信息集合和异常生产指标信息集合，进而确定出芯片移印状态信息集合所对应的移印误差标签集，这样可以移印误差标签集确定芯片移印状态信息集合的工作状态调整信息，以使得单工位芯片移印机能够根据工作状态调整信息自适应地调整工作状态，从而基于芯片的生产指标信息实现对移印机的不同功能单元之间存在的配合误差的改善或者消除，从而确保对芯片的快速精准加工，提高移印效率。

摘要： 本发明涉及一种单芯片化学测定装置和一种单芯片核酸测定装置。所述单芯片化学测定装置包含：在电路支持基底中形成的传感器阵列，所述阵列中的每个传感器包含化学场效应晶体管，且设置成提供与其附近的化学或生物样品的浓度或存在有关的至少一个输出信号，对于所述阵列中的每个传感器而言，响应于相同化学或生物样品的相同浓度或存在，这种输出信号是基本上相同的；在所述电路支持基底中的多个样品保留区，每个样品保留区设置在至少一个传感器上；和在所述电路支持基底中的控制电路，所述控制电路与所述传感器阵列耦联，从而以至少1帧/秒的速率接收来自所述化学场效应晶体管的输出信号的样值。

摘要： 本发明涉及单SOC芯片及单SOC芯片多工作模式的复用方法，包含处理器核模块、外围IO模块，还包括模式控制模块，用于控制该芯片的工作模式，包括处理器核IP测试芯片模式、SOC芯片模式和IO控制器桥芯片模式；功能使能模块，用于选择需要使能和关闭的功能模块；总线交叉开关模块，用于选择功能模块的地址空间映射方式；外部互连总线模块，用于选择工作在桥模式还是设备模式；管脚控制模块，用于控制芯片的IO管脚连接到芯片内信号总线上；辅助功能模块，用于使能或关闭功能模块的时钟和电源供应。处理器芯片厂家只需要设计流片一款芯片，可覆盖市场的三类应用需求，将三次芯片设计流片减少到一次，缩短了研发周期和芯片上市时间，降低了芯片研发风险和成本。

摘要： 本实用新型提供了一种单电源芯片供电的车载音频芯片电路、车载系统及车辆，涉及车联网技术领域。该车载音频芯片电路包括电源芯片、主音频芯片单元、从音频芯片单元，主音频芯片单元包括主音频芯片和第一MOS管，从音频芯片单元包括从音频芯片，主音频芯片、从音频芯片均包括电源接收引脚、控制引脚。电源芯片与主音频芯片的电源接收引脚以及第一MOS管的源极连接，配置为为主音频芯片供电。主音频芯片的控制引脚与第一MOS管的栅极连接，第一MOS管的漏极与从音频芯片的电源接收引脚连接，主音频芯片配置为接收到电源芯片的供电时控制第一MOS管导通，使电源芯片为从音频芯片供电，避免了为每一个音频芯片分别提供一个电源芯片，减小了印制电路板的面积。

摘要： 本实用新型涉及LED照明技术领域，尤其涉及一种单晶单芯片及基于单晶单芯片的高功率LED路灯，包括基座、设于基座中心的LED主芯片、以及设于LED主芯片中心的主芯片有效区上的若干晶胞；其中LED主芯片两侧配置有主芯片电极；基座的两个对角处设有基座焊线电极。本实用新型的单晶单芯片及基于单晶单芯片的高功率LED路灯使用功率高且功率大小可定制。

摘要： 一种三维系统单芯片的制造方法，包括提供存储器晶圆结构，具有第一重布线层；设置第一导电结构以及具有第二导电结构的核心晶粒结构及输入/输出晶粒结构于第一重布线层，输入/输出晶粒结构设置于核心晶粒结构的周边；形成介电层包覆核心晶粒结构、输入/输出晶粒结构以及第一导电结构；移除部分介电层且薄化核心晶粒结构及多个输入/输出晶粒结构，以显露第一、第二导电结构；形成第三重布线层于介电层上，且与第一、第二导电结构电性连接；形成多个焊球于该第三重布线层；进行切单。一种三维系统单芯片亦被提供。