编码电路

摘要： 朔黄铁路区间信号机灭灯时,信号机处于灭灯状态,不能转点其他灯位,列车只能停车等待故障处理,造成运输堵塞不畅;或绿灯灭灯时,列车紧急制动停车,特别是两万吨列车紧急制动停车,有可能造成列车错位、脱钩、断钩、列车颠覆等重大事故的发生。对此,提出区间信号机绿灯灭灯后转点黄灯的改进方法。

摘要： 结合参与设计的项目,对站内电码化设计中的股道有分割和有中岔等特殊情况进行了举例分析,对电码化设计过程中的典型发码电路、传输电路和编码电路进行了总结.

摘要： 依据ZPW-2000A电码化设备的编码电路原理,通过一起典型案例,对可能存在的编码电路隐患提出解决方案,有力地保障铁路的安全生产和工作效率.

摘要： 结合施工导通中案例,针对编码电路问题引发机车信号显示错误进行分析,提出了电路修改方案,并通过具体实施取得良好效果,以达到列车运行安全的目的。

摘要： 本文介绍了一种用以优先编码器CD4511为基础的八路数字抢答器.该八路数字抢答器电路包括抢答、编码、优先、锁存、数显、复位及报警电路.抢答器数字优先编码电路由D1-D12组成,实现数字的编码.CD4511是一块含BCD-7段锁存/译码/驱动电路于一体的集成电路.抢答器报警电路由D14-D17和无源蜂鸣器构成.抢答器数码显示电路由数码管组成,输入的BCD码自动地由CD4511内部电路译码成十进制数在数码管上显示.

摘要： 为彻底解决单元重载列车在自动闭塞三显示长大下坡道运行时,不能满足黄灯前控速和红灯前停车的安全隐患,通过在区间编码电路中增加L2、L3信息码,确保机车乘务员可以判断出列车运行前方至少4个闭塞分区的空闲情况,提高三显示区间重载列车通过能力.

摘要： 对于时间信号量化后的数字编码处理,传统编码方法高频条件下存在高误码率导致数据量化精度退化的问题.该文从数据误码根源分析入手,建立起不同状态模式下包含锁存和延迟失配效应的误码解析分析模型,并在二进制和格雷码编码方法对比的基础上,分析了低误码率的同频码编码设计方法.基于TSMC 0.35 μm CMOS工艺,完成了采用同频码编码方法的时间数字转换器(TDC)电路及其版图设计,多项目晶元(MPW)芯片的测试结果表明:同频编码的误码率相比同等条件下传统编码方法的误码率明显降低,并与理论分析基本吻合.

摘要： 本文提出了—中编码电路。芯片可应用于遥控装置，由CMOS工艺设计制造，可以预烧1048576组(2^20)内码组合，从而降低了使用上编码重复的机率，提高安全性能。通过仿真软件Hspice对电路进行仿真，仿真结果表明电路能够正常实现前述功能。

摘要： 在深入分析8B/10B编码内在相关性和逻辑关系的基础上,设计了一种简单、易于大规模集成的8B/10B编码电路.该编码电路应用在高速串行数据发送器上,具有运算量小、速度快、编解码同步、可靠性高等优点.

摘要： 本文讲述利用GPS全球定位技术进行弹道轨迹测试中,弹载GPS编码电路的设计方法.即利用双CPU控制技术、双端口读写技术、PCM遥测实时编码技术等成功地实现了GPS遥测实时编码电路设计,并取得了良好的应用效果.

摘要： 本文用CMOS反相器作比较器设计了一个3位的高速低功率flash ADC核.该ADC核可以应用到分级型和流水线型结构的ADC中实现更高的转换位数。该3位ADC核采用Choudhury等人提出的编码方案。解决了高速ADC的编码电路问题。采用SMIC的0.35um/3.3CMOS 工艺模型,用Candence软件进行仿真,该3位ADC速度高达2Gsps,在该速度下具有0.56mW的低功率。

摘要： 头、体对接之前,弹体控制系统进行第二次总检查时,利用垂检仪配合进行关机信号检查;在垂检仪进行状态准备时,发现ZDj17、18灯该亮而没有亮,以至无法配合进行关机信号检查.从排除故障着手,分析了其可能原因,发现不在测试设备本身.从原理和信号走向方面分析,逐步解析,发现原设计电路缺一功能转接电路,无法将关机信号转送到垂检仪的KZ线上,致使垂检仪状态准备不正常.最终得出结论:要么九院编写的规程有误,必须取消"利用垂检仪配合控制系统检查关机信号"这一测试内容;如果九院编写的规程没有问题,需要配合控制系统进行关机信号检查,则原设计电路缺一功能转接编码电路,需要补充设计这一功能.两者必居其一.本文对造成这种情况的可能原因和可能造成的后果进行了简要分析.

摘要： 本文比较了三种广泛应用于存储器的32-bitSEC-DED编码的性能和纠错能力,并根据电路,在以上编码的思想的基础上,提出了一种在编码延迟和多比特错误发现率上有明显优势的编码,Fast;同时对硬件实现的主要开销进行了评估.

摘要： 本文比较了三种广泛应用于存储器的32-bitSEC-DED编码的性能和纠错能力,并根据电路,在以上编码的思想的基础上,提出了一种在编码延迟和多比特错误发现率上有明显优势的编码,Fast;同时对硬件实现的主要开销进行了评估.

摘要： 本文比较了三种广泛应用于存储器的32-bitSEC-DED编码的性能和纠错能力,并根据电路,在以上编码的思想的基础上,提出了一种在编码延迟和多比特错误发现率上有明显优势的编码,Fast;同时对硬件实现的主要开销进行了评估.

摘要： 本发明涉及一种单通道通信编码方法、解码方法、编码电路及解码电路，单通道通信编码方法包括：将时钟信号和数据信号合成一路长短码信号；长短码信号包括长码信号和短码信号，长码信号的脉宽与时钟信号一致，短码信号的脉宽与时钟信号一致；长码信号与短码信号的占空比不同，本编码方法同时编码时钟信号和数据信号，能降低电路复杂度，以及减少芯片封装打线。

摘要： 本发明公开了一种NRZ编码电路及应用该编码电路的高速接口电路，涉及半导体集成电路领域，所述NRZ编码电路包括并行转串行电路、时钟倍频电路和输出整形电路，并行转串行电路用于根据参考时钟CLK将两路同步的并行数据转换成一串行数据；时钟倍频电路用于根据参考时钟CLK得到速率倍增的倍频时钟信号；输出整形电路用于在倍频时钟信号下将所述串行数据整形为数字信号后进行输出，得到NRZ编码信号。本发明提供的NRZ编码电路，可以在并行转串行接口电路中实现NRZ速率倍增，对于PAM4信号和NRZ信号，同时实现了相同的最大调制速率。

摘要： 本发明公开了一种RS编码器串并混用编码电路、编码方法及RS编码器，编码电路包括串行编码模块、并行编码模块和串并混用控制器，编码方法如下：并行编码模块对输入编码器的数据流的第一预设区域的数据进行一次或多次并行编码，得到并行编码结果；串并混用控制器将并行编码结果转换为串行编码模块的初始状态值，初始状态值的个数与每一次并行编码时输入数据的个数相同；串行编码模块对数据流的第二预设区域的数据进行一次或多次串行编码，得到校验码；根据第一预设区域的数据、第二预设区域的数据与校验码，得到RS编码结果。本发明按预设的并行数据进行并行编码处理，不足并行数据的按串行处理方式，提高编码速度并减少全部采用并行处理时的面积。

摘要： 本发明涉及一种单通道通信编码方法、解码方法、编码电路及解码电路，单通道通信编码方法包括：将时钟信号和数据信号合成一路长短码信号；长短码信号包括长码信号和短码信号，长码信号的脉宽与时钟信号一致，短码信号的脉宽与时钟信号一致；长码信号与短码信号的占空比不同，本编码方法同时编码时钟信号和数据信号，能降低电路复杂度，以及减少芯片封装打线。

摘要： 本发明涉及一种单通道通信编码方法、解码方法、编码电路及解码电路，单通道通信编码方法包括：将时钟信号和数据信号合成一路长短码信号；长短码信号包括长码信号和短码信号，长码信号的脉宽与时钟信号一致，短码信号的脉宽与时钟信号一致；长码信号与短码信号的占空比不同，本编码方法同时编码时钟信号和数据信号，能降低电路复杂度，以及减少芯片封装打线。

摘要： 编码电路、解码电路、编码方法、解码方法和发送装置。一种编码电路包括：分配器，该分配器被配置为将多级调制的星座内的多个符号当中的与多个比特串的值对应的符号分配；转换器，该转换器被配置为将不包括第一比特串的各个比特串的值进行转换，使得所述星座内的区域越靠近所述星座的中心，被分配到所述区域中的符号的数量越大；开关，该开关被配置为在第一纠错码被插入的第一时间段与所述第一纠错码未被插入的第二时间段之间切换；以及插入器，该插入器被配置为按照所述切换在所述第二时间段中根据第二比特串生成所述第一纠错码，并且在所述第一时间段中将所述第一纠错码插入两个或更多个比特串中。

摘要： 本发明公开了一种NRZ编码电路及应用该编码电路的高速接口电路，涉及半导体集成电路领域，所述NRZ编码电路包括并行转串行电路、时钟倍频电路和输出整形电路，并行转串行电路用于根据参考时钟CLK将两路同步的并行数据转换成一串行数据；时钟倍频电路用于根据参考时钟CLK得到速率倍增的倍频时钟信号；输出整形电路用于在倍频时钟信号下将所述串行数据整形为数字信号后进行输出，得到NRZ编码信号。本发明提供的NRZ编码电路，可以在并行转串行接口电路中实现NRZ速率倍增，对于PAM4信号和NRZ信号，同时实现了相同的最大调制速率。

摘要： 编码电路、解码电路、编码方法和解码方法。一种编码电路包括：分配器，其向第一帧内的比特串分配符号；转换器，其对除了预定比特串之外的目标比特串的值进行转换，使得随着星座图内的区域越靠近星座图的中心，分配在该区域中的符号的数量越大；发生器，其产生比特串的误差校正码；以及插入电路，其使误差校正码延迟并将误差校正码插入在第一帧之后的第二帧内的预定比特串中，其中，分配器向比特串分配与目标比特串的值对应的一个符号，所述一个符号在与预定比特串的值对应的象限内，并且其中，转换器基于预定比特串的值来切换转换前后的目标比特串的值之间的关联关系。

摘要： 本实用新型提供了一种按键编码电路，与控制电路相连，包括有效按键端口号寄存器、指令码编码电路，其特征在于还包括按键接地状态位寄存器、有效按键端口号比较器、按键接地状态位比较器和存储单元。本实用新型在按键编码电路模块中使用比较电路，可以提高该红外遥控发射专用电路发码的准确性和发射效率，降低误码率。并在生产中减少电路测试时间，从而降低测试成本。

摘要： 本实用新型提供了一种超高速模数转换器的编码电路及其编码ROM电路，满足超高速模数转换器的指标要求，包括顺序设置的纠错编码器模块、异或门阵列模块和编码ROM电路，输入的差分温度计码经纠错编码器模块转换后输入异或门阵列模块，经异或门阵列模块转成输入信号输入编码ROM电路，纠错编码器模块最低位输出的差分温度计码的单端信号作为编码ROM电路的输入控制信号输入编码ROM电路，编码ROM电路包括对应编码ROM电路的每个数字代码设置的差分编码电路，差分编码电路分别顺序设置的差分放大电路模块和射极跟随器模块，输入信号和输入控制信号经差分放大电路模块处理得到差分输出信号，差分输出信号经射极跟随器模块处理后输出。