n处理器

摘要： AMD推出EPYC和Ryzen处理器嵌入式版本。其中嵌入式EPYC3000系列产品，最多可含i6个“Zen”x86内核，32兆字节的共享三级缓存，1TB的内存容量以及频率达3．1GHZ，还内置了安全内存加密、安全加密虚拟化和硬件信任根。嵌入式RyzenV1000系列APU产品.

摘要： 国外安全公司CTS Labs披露,AMD EPYC和Ryzen处理器中存在13个漏洞,其严重程度不亚于＂熔断＂和＂幽灵＂漏洞。这些漏洞允许攻击者向AMD芯片注入恶意代码,完全控制AMD处理器,窃取凭证,安装恶意软件读取并写入受保护的内存,对硬件构成物理破坏。

摘要： 去年,AMD发布了两类颇具意义的产品——Ryzen系列处理器和Vega系列显卡.此后,不少用户都期盼着AMD能将两者的性能集成到一起,推出一款兼具核显性能的Ryzen处理器.

摘要： 美高森美全资子公司Microchip近期宣布与中国电信北京研究院合作制定和开发下一代光传输解决方案以期满足5G承载的严格要求。此次合作的成果包括美高森美推出其屡获殊荣DIGIOTN处理器系列的最新成员DIGI-G5，这款产品支持新的移动优化架构，能够实现5G承载针对同步、延迟和网络切片的严格要求，以支持5G部署。

摘要： 从每年的三月的中下旬到六月初，又到了电子数码产品的淡季，这个期间的产品价格相对来说比较便宜。同时，这个期间也是新老产品交替的时间段，旧的产品纷纷降价为新产品的上市铺路。比如随着AMDRyzen处理器正式上市，同时还带动了一大拨主板厂商推出了全新的AM4主板。本期，《微型计算机》将为大家带来三套高性价比以及最新产品的配置，希望能为大家的装机带来启发。

摘要： 在一个月前的ComputeX2017上，华芸在桌面型NAS产品线方面的展示重点是搭载了英特尔Apoll0Lake平台CeIeron处理器的AS6404T与AS6302T两款新机。除了在同类NAS中堪称强悍的性能配置，这两款新品吸引MC前方记者的地方还包括了能够通过HDMI2．0接口直接输出4K@60fps的影音内容，以及其最新的ADM3．0Beta操作系统实现了更多针对多媒体与监控应用的新功能。虽然在展会上只能匆匆一瞥，不过好在华芸第一时间将样机递到了MC评测室，

摘要： 对于今年的PC市场而言，AMD Zen架构Ryzen处理器无疑画下了浓墨重彩的一笔。凭借不负用户期待的性能表现，AMD在上半年打的这场翻身仗可谓精彩。而对于数年磨一剑的14nm全新Zen架构，AMD所能开发的难道仅限于消费级处理器？当然不是．面向数据中心服务器的EPYC（霄龙）处理器和商用PC的Ryzen Pro紧随消费级Ryzen处理器的步伐正向我们走来。

摘要： 尽管2017年尚未过去1/4，但AMD Ryzen处理器注定将成为IT界这一年里最引人注目，值得铭记的产品，或许还可以非常霸气的补上一句“没有之一”。毕竟桌面级处理器作为人类超大规模集成电路芯片设计和制造工艺的最佳代表，在将近10年的时间里完全被英特尔一家公司所统治。

摘要： 2017年，AMD花费数年时间打造的Zen核心终于成熟，相应的Ryzen处理器就带给了大家惊喜，其出色的性能让Intel又一次感受到了来自处理器市场的竞争压力，而这一压力已经消失了近10年。20年前，K5和K6这两个自研架构让AMD从Intel的市场合作者、供货补充者的位置，正式转向了正面竞争者。在20年的历史中，AMD的处理器既在性能上取得过明显的领先，也曾在难以抵御的重压下顽强地奋战，给强大的Intel以及用户们带来过深刻记忆。

摘要： ④Microsemi为5G前传提供100Gb／s OTN芯片。该公司预计在今年夏天推出基于DIGI—G4OTN处理器系列的100Gb／sOTN芯片。

摘要： 一种处理器代用品(320/520)，调适成用于多处理器数据处理系统(300/500)的处理节点(S1)，该多处理器数据处理系统(300/500)具有用对应的通信链路耦接在一起并耦接至多个输入/输出装置(330、340、350/530、540、550、560)的多个处理节点(P0、S1)。处理器代用品(320/520)包括第一埠(372、374/620、622)、第二埠(382、384/630、632)、以及互连电路(390、392/608、612、614)。该第一埠(372、374/620、622)包含第一组集成电路端子，该第一组集成电路端子系调适成耦接至用于耦接多个处理节点(310、320/510、520)的(P0)的第一外部通信链路(370/590)。该第二埠(382、384/630、632)包含第二组集成电路端子，该第二组集成电路端子系调适成耦接至用于耦接至多个输入/输出装置(330、340、350/530、540、550、560)的其中一个(350/550)的第二外部通信链路(380/592)。该互连电路(390、392/608、612、614)耦接于该第一埠(372、374/620、622)与第二埠(382、384/630、632)之间。

摘要： 本发明的某些实施例旨在提供用于多核微处理器和某些多处理器系统内的核间和处理器间通信及核间和处理器间信令的高效且容易应用的机制。在本发明的一个实施例中，增强了多核微处理器的核和/或多处理器系统的处理器内的或与之相关联的本地高级可编程中断控制器，以便该本地高级可编程中断控制器可以被配置为当写操作针对共享存储器的特定区域时自动地生成核间和处理器间中断。

摘要： 一种处理器代用品(320/520)，调适成用于多处理器数据处理系统(300/500)的处理节点(S1)，该多处理器数据处理系统(300/500)具有用对应的通信链路耦接在一起并耦接至多个输入/输出装置(330、340、350/530、540、550、560)的多个处理节点(P0、S1)。处理器代用品(320/520)包括第一埠(372、374/620、622)、第二埠(382、384/630、632)、以及互连电路(390、392/608、612、614)。该第一埠(372、374/620、622)包含第一组集成电路端子，该第一组集成电路端子系调适成耦接至用于耦接多个处理节点(310、320/510、520)的(P0)的第一外部通信链路(370/590)。该第二埠(382、384/630、632)包含第二组集成电路端子，该第二组集成电路端子系调适成耦接至用于耦接至多个输入/输出装置(330、340、350/530、540、550、560)的其中一个(350/550)的第二外部通信链路(380/592)。该互连电路(390、392/608、612、614)耦接于该第一埠(372、374/620、622)与第二埠(382、384/630、632)之间。

摘要： 本发明无需大幅度增加电路规模即可实现一种在SIMD处理时不会产生性能下降的混合模式并行处理器系统。把N个可实现SIMD操作的处理元件PE分组成进行MIMD操作的M(＝N÷S)个处理单元PU。MIMD操作时，各个PU内的属于每个PE的共计S个存储器中的P个(P＜S)作为命令超高速缓冲存储器来操作，剩余的存储器作为数据存储器或者数据超高速缓冲存储器来操作。另外，属于每个PE的共计S组的通用寄存器中，1组保持原状作为PU的通用寄存器来操作，剩余的S－1组中T组(T＜S－1)或必要数目组作为命令超高速缓冲存储器的标记保存用寄存器来操作。

摘要： 一种用于对音频信号进行编码的音频编码器，包括：第一编码处理器，用于在频域中对第一音频信号部分进行编码，其中第一编码处理器包括：时间频率转换器，用于将第一音频信号部分转换为具有一直到第一音频信号部分的最大频率的频谱线的频域表示；频谱编码器，用于对频域表示进行编码；第二编码处理器，用于在时域中对第二不同音频信号部分进行编码；交叉处理器，用于从第一音频信号部分的编码的频谱表示中计算第二编码处理器的初始化数据，使得第二编码处理被初始化以对音频信号中按时间紧随第一音频信号部分的第二音频信号部分进行编码；控制器，被配置为分析音频信号并且用于确定第一音频信号部分，以及第二音频信号部分；和编码信号形成器。

摘要： 一种用于对音频信号进行编码的音频编码器，包括：第一编码处理器(600)，用于在频域中对第一音频信号部分进行编码，其中第一编码处理器(600)包括：时间频率转换器，用于将第一音频信号部分转换为具有一直到第一音频信号部分的最大频率的频谱线的频域表示；频谱编码器，用于对频域表示进行编码；第二编码处理器，用于在时域中对第二不同音频信号部分进行编码；交叉处理器(700)，用于从第一音频信号部分的编码的频谱表示中计算第二编码处理器(610)的初始化数据，使得第二编码处理(610)被初始化以对音频信号中按时间紧随第一音频信号部分的第二音频信号部分进行编码；控制器，被配置为分析音频信号并且用于确定音频信号的哪个部分是在频域中编码的第一音频信号部分，以及音频信号的哪个部分是在时域中编码的第二音频信号部分；和编码信号形成器，用于形成编码的音频信号，所述编码的音频信号包括用于第一音频信号部分的第一编码信号部分和用于第二音频信号部分的第二编码信号部分。

摘要： 本发明的命令解码器(14)，对每个命令指定与命令的执行有关的运算块和发热系数，并将其存储在发热系数简档(20)中。命令调度器(16)基于数据依存关系调度命令。发热度数加法器(32)与被调度的命令的进行匹配，对保持在运算块发热度数寄存器(22)中的该运算块的发热度数累计加上发热系数。发热度数减法器(34)基于经过时间产生的发热量减去运算块发热度数寄存器(22)的各运算块的发热度数。热点检测器(36)检测运算块发热度数寄存器(22)的发热度数超过了规定的阈值的运算块作为热点，命令调度器(16)使与被判断为热点的运算块执行的有关的命令执行延迟。

摘要： 一种信息信号处理装置，最好使用于将例如SD信号转换成HD信号。空间类和运动类是从关于抽头(tap)的像素数据中提取的，像素数据是从SD信号中选择地提取的并与HD信号的感兴趣部分相对应，关于类的系数类型数据和项选择信息存储在存储器块(135)。通过使用所包括的产生公式，根据系数类型数据和图像质量调节参数h、v，系数产生电路(136)产生关于每个类的系数数据Wi。

摘要： 本发明的某些实施例旨在提供用于多核微处理器和某些多处理器系统内的核间和处理器间通信及核间和处理器间信令的高效且容易应用的机制。在本发明的一个实施例中，增强了多核微处理器的核和/或多处理器系统的处理器内的或与之相关联的本地高级可编程中断控制器，以便该本地高级可编程中断控制器可以被配置为当写操作针对共享存储器的特定区域时自动地生成核间和处理器间中断。

摘要： 一种可以灵活地处理采用各种表示格式的元数据的视频信号处理器。一种处理视频信号的视频信号处理器。该视频信号处理器包括：元数据表示格式识别单元(432)，识别以预定语言描述的元数据的表示格式；转换表选择单元(434)，从预先准备的一个或多个转换表当中选择与所识别的元数据的表示格式对应的转换表；元数据表示格式转换单元(436)，基于所选择的转换表，将元数据的表示格式转换成可由视频处理器处理的表示格式；以及元数据应用处理器(480)，用于基于其表示格式已被转换的元数据，控制对视频信号的处理。这个配置允许视频信号处理器灵活地处理采用任何格式的元数据。