首页> 外文会议>Conference on Ph.D. Research in Microelectronics and Electronics >Split-based time-interleaved ADC with digital background timing-skew calibration
【24h】

Split-based time-interleaved ADC with digital background timing-skew calibration

机译:基于拆分的时间交错ADC,具有数字背景时序偏斜校准

获取原文

摘要

This paper presents a split-based time-interleaved (TI) ADC with digital background timing calibration for wideband applications. Each interleaved channel uses a split ADC, which adds a dimension for timing-skew error detection and correction. Thus, the complexity of digital post-processing is greatly relaxed without the use of any dummy channel. The behavioral simulations show a 28 dB and 35 dB improvements in signal-to-noise plus distortion (SNDR) and spurious-free dynamic range (SFDR) respectively, after adopting the proposed timing skew correction for a 10-bit 4GS/s ADC example.
机译:本文介绍了一种基于分割的时间交织(TI)ADC,具有用于宽带应用的数字背景时序校准。每个交错信道使用分割ADC,该分体式ADC增加了用于定时偏斜错误检测和校正的维度。因此,在不使用任何伪通道的情况下,大大放宽了数字后处理的复杂性。在采用10位4GS / S ADC示例的提出的定时偏斜校正之后,行为模拟分别在发信号 - 噪声加失真(SNDR)和无杂散的动态范围(SFDR)中提高了28 dB和35 dB的改进。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号