首页> 外文会议>Conference on Ph.D. Research in Microelectronics and Electronics >Split-based time-interleaved ADC with digital background timing-skew calibration
【24h】

Split-based time-interleaved ADC with digital background timing-skew calibration

机译:基于分离的时间交错ADC,具有数字背景时序偏斜校准

获取原文

摘要

This paper presents a split-based time-interleaved (TI) ADC with digital background timing calibration for wideband applications. Each interleaved channel uses a split ADC, which adds a dimension for timing-skew error detection and correction. Thus, the complexity of digital post-processing is greatly relaxed without the use of any dummy channel. The behavioral simulations show a 28 dB and 35 dB improvements in signal-to-noise plus distortion (SNDR) and spurious-free dynamic range (SFDR) respectively, after adopting the proposed timing skew correction for a 10-bit 4GS/s ADC example.
机译:本文提出了一种基于分离的时间交错(TI)ADC,具有用于宽带应用的数字背景定时校准。每个交错通道都使用一个分离ADC,这增加了尺寸以用于时序偏斜错误检测和校正。因此,数字后处理的复杂性大大降低了,而无需使用任何虚拟通道。在为10位4GS / s ADC示例采用建议的时序偏斜校正后,行为仿真表明信噪比和失真(SNDR)和无杂散动态范围(SFDR)分别提高了28 dB和35 dB。 。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号