首页> 中文期刊> 《微计算机信息》 >基于SystemVerilog的事务级建模在FPGA测试中的应用与研究

基于SystemVerilog的事务级建模在FPGA测试中的应用与研究

         

摘要

随着FPGA的广泛应用,其设计规模和复杂度也急剧增加,FPGA测试的效率也有待进一步提高.研究了基于SystemVerilog的事务级建模,并结合具体实例研究了其在FPGA测试中的应用.研究表明,基于SystemVerilog的事务级建模可重用性强,使用方便,可使FPGA的测试效率得到极大提高.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号