...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Solid state technology >TSV inspection in 3D advanced packaging applications
【24h】

TSV inspection in 3D advanced packaging applications

机译：3D高级封装应用中的TSV检查

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Three-dimensional integrated circuits (3D ICs) using through silicon vias (TSVs) are gaining momentum as more and more technology challenges are being successfully addressed. Development projects are ongoing at semiconductor companies around the globe and some manufacturers have 3D ICs in production. 3D ICs offer several advantages such as faster communication, higher I/O, smaller footprint, lower power consumption, and more. It is safe to assume 3D packaging is here to stay. TSV technology is a key technology for 3D ICs. Vias are etched into the silicon and filled with copper. The back side of the wafer is then thinned, typically using a combination of grinding and CMP, to reveal the end of the copper fill above the wafer surface (Fig. 1). This is often referred to as a copper nail. The height of these nails typically varies from 1 micron to 5 micron.
机译：随着成功解决越来越多的技术挑战，使用直通硅通孔（TSV）的三维集成电路（3D IC）越来越流行。全球半导体公司正在进行开发项目，一些制造商正在生产3D IC。 3D IC具有许多优势，例如更快的通信，更高的I / O，更小的占位面积，更低的功耗等等。可以肯定地保留3D包装。 TSV技术是3D IC的关键技术。将通孔蚀刻到硅中并填充铜。然后，通常使用研磨和CMP的组合来减薄晶片的背面，以露出晶片表面上方的铜填充物末端（图1）。这通常被称为铜钉。这些钉子的高度通常从1微米到5微米不等。

著录项

  • 来源
    《Solid state technology》 |2012年第5期|p.24-2528|共3页
  • 作者

    REZA ASGARI;

  • 作者单位

    Rudolph Technologies, Inc., Flanders, NJ;

  • 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号