首页> 中国专利> 量化逻辑之多进制算术运算器赋意分形集成单元电路

量化逻辑之多进制算术运算器赋意分形集成单元电路

页面导航

摘要
著录项
法律信息
相似文献

摘要

量化逻辑电路是由两部分组成，输入运算部分，输出分形隔离部分，所述的输入运算部分至少为两个输入端子，以便完成逻辑运算，所述的输出部分亦有两个输出端子，两个输出端互相隔离，同时每个输出端子亦有和下一级连接部分的隔离能力，两个输出端是为分形隔离，输出端和下一级连接部分的隔离是为实现单向传输和三态阻断。量化逻辑电路是多进制运算器的实施电路。

著录项

公开/公告号CN109725877A

专利类型发明专利
公开/公告日2019-05-07

原文格式PDF
申请/专利权人胡五生;
展开▼

申请/专利号CN201711119713.X
发明设计人胡五生;
展开▼

申请日2017-10-30
分类号
代理机构
代理人
地址 741002 甘肃省天水市秦州区皂郊镇徐家店他子阳山村
入库时间 2024-02-19 09:26:47

法律信息

法律状态公告日

法律状态信息

法律状态
2019-06-18

实质审查的生效 IPC(主分类):G06F7/38 申请日:20171030

实质审查的生效
2019-05-07

公开

公开

相似文献

专利
中文文献
外文文献

1. 量化逻辑之多进制算术运算器赋意分形集成单元电路 [P] . 中国专利： CN109725877A . 2019-05-07
2. 量化逻辑之多进制运算器幅权控制器 [P] . 中国专利： CN109725875A . 2019-05-07
3. f3 ADDER FUNCTIONAL STRUCTURE (Σ_CD) OF ARBITRARY "g" DIGIT IMPLEMENTING DECODING PROCEDURE FOR ARGUMENTS OF SUMMANDS ^1,2S_g ^h1f(2ⁿ) AND ^1,2S_g ^h2f(2ⁿ) OF POSITION FORMAT "EXTRA CODE RU" BY ARITHMETIC AXIOMS OF TERNARY NOTATION f(+1,0,-1) AND DOUBLE LOGICAL DIFFERENTIATION d_1,2/dn → f_1,2(⁺←↓_-)_d/dn OF ACTIVE ARGUMENTS OF "LEVEL 2" AND REMOVAL OF ACTIVE LOGICAL ZEROES "+1""-1"→"0" IN "LEVEL 1" (VERSIONS OF RUSSIAN LOGIC) [P] . 俄罗斯专利： RU2517245C9 . 2014-10-27

机译： f3任意参数的“ g”数字实施解码程序的加法函数结构（Σ_{CD ）[^{1,2 S _{g ^{h1 ] f（2 ^{n ）和[^{1,2 S _{g ^{h2 ] f三元表示法f（+ 1,0，-1）和双逻辑微分d _{1,2 的算术公称（2 ^{n ）位置格式“额外代码RU” / dn→f _{1,2 （^{+ ←↓_{-）_{d / dn “水平”活动参数2“并删除“级别1”中的活动逻辑“ +1”，“-1”→“ 0”（俄罗斯逻辑版本）}}}}}}}}}}}}}}
4. FAST BINARY/DECIMAL ARITHMETIC LOGICAL COMPUTING APPARATUS AND COMPUTING OF BINARY CODED DECIMAL NUMBER [P] . 日本专利： JPH01169531A . 1989-07-04

机译：快速二进制/十进制算术逻辑计算装置和二进制编码的十进制数的计算
5. ARITHMETIC LOGICAL OPERATING DEVICE MODULO 2N+1 [P] . 日本专利： JPS56137443A . 1981-10-27

机译：算术逻辑运算器MODULO 2N + 1