用于形成高纵横比特征和相关联结构的选择性蚀刻化学

具体实施方式

现将参看各图，其中相同标号始终指代相同部分。将了解，图式和其中的部分未必按比例绘制。

参看图3，说明经部分制造的集成电路100。如以下所讨论，图案化遮蔽层120覆盖将被蚀刻的介电或绝缘材料层130。遮蔽层120包括开口110的图案。在所说明的实施例中，图案化遮蔽层120是含碳硬式掩模层，优选为非晶碳层，例如，高透光的透明非晶碳层。可在A.荷姆伯德(A.Helmbold)、D.梅斯诺(D.Meissner)的固体薄膜(ThinSolid Films)，283(1996)196-203中找到用以形成高透明碳的沉积技术，所述文献的全部揭示内容以引用的方式并入本文中。

可在从一个或多个上覆层(例如光致抗蚀剂层和一个或多个介入硬式掩模层)的图案转印之后形成开口110的图案。光致抗蚀剂可经由主光罩而暴露于辐射且接着经显影以形成被转印到遮蔽层120的所需图案。

用于遮蔽层120的另一碳材料的一实例是光致抗蚀剂本身。在其它材料的实例中，遮蔽层120可由可相对于层130的介电材料被选择性蚀刻且被选择的含硅材料(例如，硅或氮化硅)形成。

层130包含可含硅的介电材料。举例来说，层130可为氧化硅的形式且优选为层间介电(ILD)层。在所说明的实施例中，层130由氧化硅(例如，比如二氧化硅的未掺杂氧化硅、氟化氧化硅(FSG)、比如硼磷硅玻璃(BPSG)和磷硅玻璃(PSG)的硅玻璃、掺杂或未掺杂的热生长氧化硅、掺杂或未掺杂的TEOS沉积氧化硅等)形成。

参看图4，氧化硅层130已经受干式蚀刻。在蚀刻期间，定向等离子受激物质在行进通过遮蔽层120中的开口110(图3)之后与层130接触，借此蚀刻层130并形成开口150。将了解，“等离子受激物质”指代经由将能量施加于气体所产生的自由基、离子或其它受激物质。可使用含有衬底的反应腔室内部的直接等离子产生器(即，“原位”或“直接”等离子产生)或使用远程等离子产生器(即，“外部”或“远程”等离子产生)来产生等离子受激物质。可原位产生等离子受激物质。可经由例如电感耦合、紫外辐射、微波、电容耦合、RF功率的施加等多种方法将能量施加(耦合)到气体。在缺乏耦合能量时，等离子产生终止。等离子受激物质可包括(但不限于)卤化物自由基和离子。在蚀刻期间，优选经由施加电场将等离子受激物质(例如，F⁺)优选地导引到待蚀刻的材料的表面，以提供定向或各向异性蚀刻。

等离子物质由包括硅化合物且更优选硅与卤素化合物的蚀刻化学产生。在实施例中，硅化合物一般可由Si_xM_yH_z表示，其中“Si”为硅；“M”为一个或多个卤素，例如氟、溴、氯或碘；“H”为氢且x≥1，y≥0且z≥0。更优选地，硅化合物包括卤素以辅助层130的蚀刻，使得y≥1。举例来说，在某些实施例中，硅化合物为SiF₄，其为相对侵蚀性蚀刻化合物。如以下所讨论的具有较小侵蚀性的其它硅化合物的实例为SiBr₂F₂、SiBr₂H₂、SiBr₄、SiBr₃H和SiH₄。另外，蚀刻化学还可包括不同硅化合物的组合。优选借助于惰性运载气体(例如，氦(He)、氩(Ar)和氖(Ne))，将蚀刻化学提供到含有经部分制造的集成电路100的反应腔室。

优选地，蚀刻化学还包括碳化合物。可将碳化合物表示为C_αM_βH_γ，其中“C”为碳，“M”为一个或多个卤素，“H”为氢，且α≥1，β≥0且γ≥0。更优选地，包括至少一个卤素以辅助层130的蚀刻，使得β≥1。碳化合物的实例包括CF₄和C₂Br₆。还涵盖不同含碳化合物的组合。

在不受理论限制的情况下，据信通过用受激物质物理轰击的层130的材料的溅镀连同归因于卤化物物质(来自碳化合物或硅化合物)与(例如)介电层130的硅的反应的挥发性化合物的形成引起材料从层130的移除，借此形成开口150。为了辅助材料的移除，蚀刻化学优选还包括碳化合物。碳原子有利地与(例如)来自氧化硅的氧原子反应，以形成辅助氧原子的移除的挥发性碳和氧化合物(例如，CO和/或CO₂)。

在某些实施例中，蚀刻化学优选还包括优选能够燃烧碳的氧化合物。氧化合物的一实例为分子氧(O₂)。

在不受理论限制的情况下，氧化合物可用以通过与碳形成挥发性化合物(例如，经由“燃烧”反应)从开口150移除碳而增加工艺宽容度。举例来说，尽管来自碳化合物的碳可用以从开口150移除介电层130的氧，但在某些应用中，可能需要将过量碳化合物递送到开口150，以(例如)增加蚀刻的侵蚀性。氧化合物的使用在递送到开口150的碳化合物的量下有利地允许较大工艺宽容度，因为氧化合物可移除原本将累积于开口150中的碳。

将了解，本文所揭示的各种化合物的各种下标(例如，x、y、z、α、β、γ和δ)的数值受可由形成化合物的各种构成原子形成的键的数目限制。举例来说，熟练的技术人员将了解，硅原子和碳原子形成到其它原子的四个键，而卤素和氢将与单一其它原子形成键。

继续参看图4，蚀刻化学有利地将钝化膜160沉积于开口150的侧壁140上，包括沉积于遮蔽层120的表面上。在不受理论限制的情况下，据信硅化合物的硅通过沉积和聚合而钝化侧壁140以形成钝化膜160。另外，来自碳化合物的碳还可沉积并聚合以辅助钝化膜160的形成，尤其是遮蔽层130的表面上的形成。在某些情况下，据信朝向开口150的顶部，在遮蔽层120的表面上，钝化膜160可由含碳聚合物(主要由碳形成)形成，而下降到开口150中，在介电层130的表面上，钝化膜160可为含硅聚合物(主要由硅形成)，例如硅酮。

有利地，钝化膜160中的硅使膜对通过蚀刻剂的蚀刻呈高抗性。因此，钝化膜160保护侧壁140不受蚀刻，借此最小化弯曲。将了解，钝化膜160的某蚀刻确实发生，但与在无优选实施例的硅化合物的情况下使用氟碳的常规蚀刻相比，这被认为是最小限度的。并非允许钝化膜160保持完全未蚀刻，优选选择蚀刻化学以在足以防止钝化膜160生长而阻塞开口150的速率下蚀刻钝化膜160，同时仍允许钝化膜160保护侧壁140并最小化弯曲。

此外，钝化膜160的相对较高蚀刻抗性允许形成较薄钝化层，借此增加颈部区162处的开口的大小。此相对较窄钝化层160和相对较宽颈部开口162有利地有助于改进轮廓控制。有利地，可减少颈部对蚀刻剂的阻塞，借此减少开口150的变尖。因此，可形成更直、更垂直侧壁140且开口150的宽度贯穿开口的高度更为均匀。另外，开口150的经降低的锥度可通过有效减小特征的纵横比而有利地增加蚀刻速率。

将了解，钝化膜160可有利地增加所需垂直蚀刻速率。归因于蚀刻期间等离子受激物质的产生和使用，电荷可累积于侧壁140上。这些电荷可通过排斥带电蚀刻剂物质并不合需要地减少碰撞于开口150的底部上的此类带电受激物质的数目而降低蚀刻速率。有利地，含硅层为半导电的，从而允许电荷的耗散并最小化电荷累积。因此，更多带电蚀刻剂物质可到达开口150的底部，以蚀刻所述底部处的材料，借此增加蚀刻速率。举例来说，开口150的底部可带正电，从而引起蚀刻化学的阳离子的推斥。经由沉积导电或半导电膜(例如含硅膜160)而减少开口150的底部处的正电荷可通过降低此推斥而增加蚀刻速率。

可通过(尤其)适当选择卤素(一或多个)而调整蚀刻化学的相对钝化程度和蚀刻强度。将了解，可将各种卤素的相对蚀刻强度一般化为F>Cl>Br>I，从最多侵蚀性(F)到最少侵蚀性(I)而变化。可利用卤素与氢的组合(例如，SiF_aCl_bBr_cH_d)来进一步调整相对钝化程度和蚀刻强度。当侧壁140的钝化程度和钝化膜160的蚀刻速率优选经平衡以最小化弯曲时，调整蚀刻化学(包括硅化合物)的蚀刻强度的能力有利地有助于此平衡。在结合更多侵蚀性蚀刻剂使用硅化合物的某些实施例中，硅化合物可以是(例如)SiH₄，从而允许其主要起钝化剂作用，同时提供卤化物蚀刻剂(例如)作为氟碳。

如以上所讨论，在某些实施例中，将了解，可通过适当选择工艺参数(例如，等离子能量、等离子脉冲持续时间、衬底温度、反应器压力和流速)且通过选择递送到反应腔室的蚀刻化学中的硅、碳和氧化合物的组成和相对比率来实现对开口150的轮廓控制。举例来说，可通过选择具有具更大或更小蚀刻强度的卤素的硅和/或碳化合物来修改蚀刻化学的侵蚀性。在某些实施例中，蚀刻化学中仅包括硅化合物(在所述情况下，其含有卤素，但不含有碳物质)，但优选地，还包括碳化合物，且更优选地，还包括碳化合物和氧化合物。

还将了解，蚀刻化学的各种化合物可分离地或间歇地流入反应腔室，在某些实施例中，碳化合物和氧化合物可连续流入腔室，而硅化合物间歇流入腔室。碳化合物可在掩模开口的侧壁上形成钝化膜。然而，随着蚀刻进行，上覆遮蔽层120和遮蔽层120的表面上的任何钝化膜也被蚀刻。因此，遮蔽层120可经磨损而变薄且由蚀刻形成的颈部和任何弓形可穿透到介电层130中。举例来说，随着遮蔽层120变得越来越薄，碳钝化膜也可被蚀刻，使得由碳钝化膜形成的颈部在开口150中越来越低地形成。在某些情况下，颈部可从掩模开口的侧壁移动到介电层130的侧壁。此经降低的颈部可使介电层130的在颈部以上的部分得不到对蚀刻剂的防护。在此情况发生之前，为了增加钝化膜对于蚀刻的阻抗性，借此减少颈部的向下移动并减少遮蔽层120的变薄，可将硅化合物添加到蚀刻化学。除了提供蚀刻阻抗性外，硅化合物可沉积于遮蔽层120上，以增加掩模高度并抵抗遮蔽层120的变薄。为了防止钝化膜的过度沉积或生长，可暂时停止硅化合物的流动。可随后在遮蔽层120的变薄和钝化膜的蚀刻再次进行到不合需要的程度之前再次添加硅化合物。因此，可使含硅钝化剂在短暂分离的脉冲中循环流动，而使含碳蚀刻剂连续流动或与含硅钝化剂交替流动。

参看图5，在蚀刻后，可移除遮蔽层120且开口150可经受蚀刻后清洁工艺以形成经清洁开口150a。将了解，遮蔽层120可经受适合于移除形成所述层的材料的蚀刻或其它工艺。举例来说，可使用灰化工艺来移除光致抗蚀剂。可通过各种工艺(包括与O₂和N₂组合使用含氟气体(例如，CF₄)的灰化工艺)来移除钝化膜160。在使用高量硅的某些情况下，来自蚀刻化学的硅可形成侧壁140(图4)上的难以移除的硅化合物。在此类情况下，可应用偏置剥离器(bias stripper)(更确切地是常规上用于剥离工艺的微波剥离器)来移除硅化合物。

尽管展示仅部分延伸通过层130，但在某些实施例中，将了解，蚀刻可经执行以使得形成完全延伸通过层130的开口。参看图6，下伏层170充当蚀刻终止部；蚀刻对相对于形成层130的材料下伏的层170为选择性的。因此，开口150b经形成而完全延伸通过层130，借此暴露下伏层170。

可接着进一步处理经部分制造的集成电路100以形成完整集成电路。举例来说，继续参看图6，可用材料填充开口150b以形成各种特征，例如在当层170包括导电特征(例如互连)时的情况下的导电接点。在其它应用中，蚀刻层130可用作用以将由开口150b界定的图案转印到下伏层170的掩模。在另一实例中，参看图6，还可用材料填充开口150b以形成各种电装置，例如晶体管或电容器。举例来说，开口150b可用以形成用于与也可形成于开口150b中的容器形电容器接触的多晶硅插塞。

有利地，根据优选实施例的处理允许形成均匀、高纵横比特征或开口。举例来说，开口150a(图5)或150b(图6)可具有约15:1或更高、约20:1或更优选地约30:1或更高，或约40:1或更高的纵横比(在开口的顶部处的深度对宽度)。开口150a或150b也可有利地较窄，宽度为100nm或更小，且小到约80nm或更小，或约65nm。开口150a或150b可贯穿其深度为非常均匀的，宽度的变化小于约10nm RMS(3δ内)。

此外，所揭示的实施例有利地允许在蚀刻速率方面，在蚀刻选择性方面，在所形成特征的均一性方面且在可形成的开口的纵横比方面对常规蚀刻进行改进。在这些类别中，可能存在15％且更优选25％的改进。举例来说，这些实施例在形成孔150a、150b(图5和图6)的过程中允许约50-60/分钟或更高的蚀刻速率和约4:1或更高的选择性(用于(例如)氧化硅层的蚀刻速率与非晶碳层的蚀刻速率的比)。

另外，所形成的开口具有更均匀、几乎垂直的侧壁。将了解，开口150a、150b具有开口之间的材料或间隔物132且可参考间隔物132来表征侧壁140的弯曲量。顶部宽度134(开口150a的顶部处的间隔物132的宽度)与弓形宽度136(间隔物132在其最窄点处的宽度)的比可小于或等于约1.4:1，小于或等于约1.3:1或甚至小于或等于约1.2:1。在某些实施例中，顶部宽度134与弓形宽度136的比为约1.15:1。因此，弯曲的程度有利地较低。将了解，间隔物132可起待形成于开口150a、150b中的导体之间的绝缘分离的作用。举例来说，对于具有相同纵横比的开口，执行使用相同蚀刻速率并具有相同选择性的常规蚀刻可产生比由本发明的某些实施例所产生的比大约25-30％的顶部宽度134与弓形宽度136的比。

实例

穿过非晶碳遮蔽层蚀刻氧化硅介电层以形成沟槽。在可从日本东京电子有限公司(Tokyo Electron Limited of Tokyo，Japan)购得的双频电容耦合反应器中执行蚀刻。蚀刻化学包括用氩运载气体提供到反应腔室的SiF₄、C₄F₈和O₂。以每分钟约18标准立方厘米(sccm)的流动速率将SiF₄提供到反应腔室，C₄F₈在约35sccm下流动，且O₂在13sccm下流动。衬底温度为约50℃且反应腔室压力为约35毫托。将60MHz下的1500W的功率耦合到顶部电极且将2MHz下的2750W的功率耦合到底部电极。所得的沟槽具有约25:1的纵横比和其顶部处的约90nm的宽度。

参看图7，其展示所得的沟槽的扫描电子显微图。有利地，沟槽具有特别均匀且笔直的侧壁。

参看图8A到图8E，发现蚀刻通过Ar运载气体利用由C₄F₈和O₂组成的蚀刻化学来提供对基线蚀刻的各种改进。值得注意的是，氧化硅相对于非晶碳硬式掩模的蚀刻选择性得到增加(图8A)，同时仍实现高蚀刻速率(图8B)。另外，弓形CD(沟槽之间的未蚀刻介电材料的宽度)或弓形宽度得到增加，从而表明弯曲已减少(图8C)。并且，颈部尺寸与弓形尺寸之间的差(颈部尺寸减去弓形尺寸)有利地较低，从而表明沟槽的壁特别笔直(图8D)。

并且，任何弯曲出现的深度低于基线化学的弯曲出现的深度(图8E)。有利地，这有助于对弯曲的程度和蚀刻开口的轮廓的控制。举例来说，在某些实施例中，可在蚀刻过程期间改变蚀刻化学，使得任何弯曲更均匀地分布于开口的高度上。举例来说，蚀刻化学可从提供相对较浅弓形深度的化学(例如，基线化学)到提供相对较深弓形深度的化学(SiF₄)而变化。因此，任何弯曲可分布于开口的高度上，使得给定高度处的弯曲量减少。

将从本文中的描述了解，本发明包括各种实施例。举例来说，根据本发明的一个实施例，提供一种用于形成集成电路的方法。所述方法包含在反应腔室中提供具有上覆遮蔽层的层间介电(ILD)层。遮蔽层具有暴露ILD层的部分的开口。由包含硅化合物的气体产生等离子受激物质。通过使ILD层的暴露部分与等离子受激物质接触而蚀刻ILD层。

根据本发明的另一实施例，提供一种用于半导体处理的方法。所述方法包含通过使含硅介电层的暴露部分与包含卤素化合物和硅化合物的化学接触而蚀刻含硅介电层。所述化合物中的至少一者处于等离子受激状态。

根据本发明的又一实施例，提供一种用于在半导体衬底上的层间介电(ILD)层中形成高纵横比特征的方法。所述方法包含在ILD层上提供遮蔽层。遮蔽层具有部分暴露介电层的一个或多个开口。使用蚀刻化学相对于遮蔽层选择性地蚀刻ILD层的暴露部分。蚀刻化学包含硅物质、卤化物物质、碳物质和氧物质。

根据本发明的另一实施例，提供一种具有层间介电(ILD)层的经部分制造的集成电路。所述经部分制造的集成电路包含形成于ILD层中的多个特征。所述特征具有由ILD层中的开口界定的侧壁。所述特征中的每一者的顶部处的宽度界定顶部宽度且所述特征的最小宽度界定弓形宽度。顶部宽度与弓形宽度的弓形比小于或等于约1.4:1。经部分制造的集成电路还包含侧壁的至少一部分上的硅聚合物膜。

除上述揭示内容外，所属领域的技术人员还将了解，可在不脱离本发明的范围的情况下对上述方法和结构进行添加和修改。所有这些修改和改变希望落在如由所附权利要求书界定的本发明的范围内。