循环冗余校验码

摘要： 为抵抗复杂传输环境对通信数据造成的影响,对循环冗余校验码CRC这一通信系统中常用的差错控制技术展开研究,设计一套算法在软硬件层面深入挖掘CRC的潜力。在简介循环冗余校验基本原理的基础上,以国际标准CRC-16为研究对象,分析编码和解码过程,在Quartus II上开发平台,运用Verilog硬件描述语言实现CRC的编码与解码。采用Modelsim软件进行仿真验证,结果表明所设计算法的正确性。算法基于可编程硬件技术实现CRC编码与解码,具有运行速度快、容易迁移的优点。

摘要： 极化码作为一种线性分组码,具有较低的编码复杂度和确定的构造,但当其为中短码长时,性能会有所降低。提出一种基于分段循环冗余校验(cyclic redundancy check,CRC)码级联Hash极化码的设计方法,该方法在原有Hash极化码(Hash-Polar)的基础上,采用CRC分段校验进行双校验,分段CRC码在译码过程中能辅助路径度量,即对译码路径进行修饰,以此提高路径选择的可靠性,提高性能;另外,分段校验是将校验码分散地添加到输入的信息序列中,译码时对于CRC不通过的情况,可提前终止译码路径以省去不必要的译码计算量。最后,译码结束时,Hash校验码对修饰后的L条路径进行校验,选出最佳译码路径。仿真结果表明,所提出的设计方法比CRC辅助的Hash极化码(Hash-CRC-Polar)误码性能更优异。在高斯信道下,当码长为128bit、码率为1/2、误码率为10时,所提出的基于分段CRC校验码的Hash极化码比Hash-CRC-Polar获得了约0.25 dB的增益。

摘要： 针对奇偶校验极化(parity-check polar,PC-polar)码中奇偶校验码检错效率低而导致纠错性能不佳的问题,提出了一种循环冗余校验码辅助PC-polar码的新颖编码算法。用奇偶校验(PC)比特和高汉明权重的冻结比特替换低汉明权重的信息比特来优化极化码的距离谱,并结合5位循环位移寄存器优化PC码的校验函数,再在PC-polar码中加入检错效率较高的循环冗余校验(CRC)码,最后通过控制变量法确定了2种校验码的数量。仿真结果表明,该算法构造的CRC-PC-polar(CRC8,PC6)码在误块率(BLER)为10^(-5)时,与PC-polar码、CRC-polar码和segmented-CRC-polar码相比分别有0.4 dB、0.1 dB、0.2 dB的净编码增益。由此可知,提出的算法能够改善PC-polar码的纠错性能。

摘要： 针对无线通信传统接收机的信道估计和译码分开处理是次优的问题,文章提出了一种联合信道估计和极化码译码的接收机模型.根据极化码译码器级联的循环冗余校验码的校验信息,接收机将译码器中部分硬判决信息再编码,然后将得到的码字反馈到信道估计器中,此时相当于接收机挑选了部分码字比特作为导频,信道估计器根据新的导频重新进行信道估计.文章提出的接收机模型及算法不仅减少了信道估计中导频的开销,还使得信道估计和译码两个过程相互促进,从而改善了极化码的误帧率.仿真结果表明,当归一化多普勒等于0.02时,文章提出的基于硬判决反馈的接收机相比于传统的接收机有2 dB的性能增益.

摘要： 针对信号系统安全通信的具体要求,提出了通过中转CPU实现多重冗余系统对外通信的安全架构和实现方法,并通过安全估算证明了该方法的有效性.通过分析Checksum、NI-SAL、VCP、CRC和MAC等安全编码的特性,建议采用CRC编码作为中转CPU内部数据完整性的安全防护,采用VCP编码作为中转CPU对真实性和时效性的防护和判断.

摘要： 针对自由空间光通信(FSO)链路易受大气湍流影响的问题,提出了将极化码(Polar Codes)应用于FSO的方案,并结合一种改进型校验码辅助极化码在FSO中译码.仿真表明:与传统的循环冗余校验码辅助极化码译码方案相比,在误块率为10-6时,改进方法有0.2dB左右的编码增益,在低信噪比下性能更好.

摘要： 基于信道极化定理而提出的极化码是目前唯一被严格理论证明可以达到香农容量限的编码,并被接受为第五代移动通信系统(5G)中短码控制信道的编码方案.本文首先给出极化码的编码和译码原理,然后提出一种极化码与奇偶校验码级联的设计方案,发送端编码器采用奇偶校验码作为外码,极化码作为内码的级联编码结构.接收端译码器采用基于奇偶校验辅助的连续消除列表译码算法.相比于极化码与循环冗余校验码的级联方案,本文提出的级联设计方案具有更加优良的纠错性能,且没有提升编、译码的复杂度,有能力满足5G移动通信控制信道对纠错性能的要求.%Polar codes are the first coding schemes that probably achieve the Shannon capacity of memoryless symmetric channels with an explicit construction based on the channel polarization.Moreover,polar codes are adopted for control channels in the fifth generation mobile communication systems (SG).Here,the basic principle of polar codes is briefly introduced,including polar encoding and decoding.Furthermore,a concatenated coding scheme of polar codes and parity-check codes,called the parity-check-concatenated (PCC) polar codes is proposed.The information bits are encoded by an outer parity-check encoder and an inner polar encoder.At the receiver,the parity-check-aided successive cancellation list (PCaided SCL) algorithm is applied for decoding.Simulation results show that PCC polar codes could have evident performance gains over the cyclic redundancy check-concatenated polar codes without increasing the complexity of encoding and decoding.Therefore,PCC polar codes could meet the requirements of 5G for the error correction performance.

摘要： 在数字数据通信系统中,由于信道传输特性不理想以及噪声等干扰,常常会出现一些异常情况.因此,通常在数据通信中添加循环冗余校验(cyclic redundancy check,CRC)码,可以大幅度提高通信的可靠性.文章在论述串行CRC实现的基础上,对电路结构提出了改进的方案,实现了基于现场可编程逻辑门阵列(field programmable gate array,FPGA)的CRC的串行2、4、8位和并行算法,并用超高速集成电路硬件描述语言(very-high-speed integrated circuit hardware description language,VHDL)实现CRC校验,将实验结果下载到DE2,验证了方案的可行性.

摘要： Generating error problem during transmission systems for digital communication signal is pro-posed based on FPGA cyclic redundancy check code system.The use of hardware description language VHDL design implementation and verification process of generating cyclic redundancy check code gener-ated by the verification and simulation software for the hardware platform QuartusII CRC,complete the de-sign of the entire calibration system through test:The system improves communication quality,shorten the design cycle and reduce the error rate in the communication to ensure the correctness and completeness of the data,and improve the reliability of data communication,there is a certain value in engineering.%针对数字通信系统信号在传输过程中产生误码问题，该文提出了基于FPGA循环冗余校验码的系统。利用硬件描述语言VHDL设计实现了循环冗余校验码的生成和校验过程，通过硬件平台QuartusII软件对CRC生成与校验的仿真验证，完成整个校验系统的设计，通过测试：系统提高了通信质量，缩短了设计周期，降低了通信中的误码率保证了数据的正确性和完整性，提高了数据通信的可靠性，有一定的工程应用价值。

摘要： 本文通过对网络通信中各种信道的差错控制类型及差错控制编码分类的总结和分析，提出了一种高效编码方法(循环冗余校验码)的一种优化的算法，并对该算法进行严格的数学证明，通过实验对具体数据进行相关分析。

摘要： 采用一种迭代算法实现ATM信头错误定位,对CRC进行校验并纠正32位原始数据和8位CRC码中单比特传输错误电路.实验结粜表明,相对于一般的查找表,该种电路结构简单、运行速度高.

摘要： 采用一种迭代算法实现ATM信头错误定位,对CRC进行校验并纠正32位原始数据和8位CRC码中单比特传输错误电路.实验结粜表明,相对于一般的查找表,该种电路结构简单、运行速度高.

摘要： 采用一种迭代算法实现ATM信头错误定位,对CRC进行校验并纠正32位原始数据和8位CRC码中单比特传输错误电路.实验结粜表明,相对于一般的查找表,该种电路结构简单、运行速度高.

摘要： 采用一种迭代算法实现ATM信头错误定位,对CRC进行校验并纠正32位原始数据和8位CRC码中单比特传输错误电路.实验结粜表明,相对于一般的查找表,该种电路结构简单、运行速度高.

摘要： 采用一种迭代算法实现ATM信头错误定位,对CRC进行校验并纠正32位原始数据和8位CRC码中单比特传输错误电路.实验结粜表明,相对于一般的查找表,该种电路结构简单、运行速度高.

摘要： 采用一种迭代算法实现ATM信头错误定位,对CRC进行校验并纠正32位原始数据和8位CRC码中单比特传输错误电路.实验结粜表明,相对于一般的查找表,该种电路结构简单、运行速度高.

摘要： 该文给出了在航天测控领域应用除法电路算法来实现CRC校验的数学原理和算法实现,并且报告了该技术在航天测控系统中应用的情况.

摘要： 该文给出了在航天测控领域应用除法电路算法来实现CRC校验的数学原理和算法实现,并且报告了该技术在航天测控系统中应用的情况.

摘要： 该文给出了在航天测控领域应用除法电路算法来实现CRC校验的数学原理和算法实现,并且报告了该技术在航天测控系统中应用的情况.

摘要： 公开了一种用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得该QC LDPC码不具有捕获集的系统和方法。获得表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四。基于捕获集图案来从所述一组矩阵中选择矩阵，使得所述矩阵表示不具有捕获集的QC LDPC码。所述矩阵可以存储在存储器中。

摘要： 本发明公开了一种用于确定准循环（QC）低密度奇偶校验（LDPC）码以使得该QC LDPC码不具有捕获集的系统和方法。获得表示一族QC LDPC码的一组矩阵，其中，各个QC LDPC码是围长不小于八的咬尾空间耦合码，并且其中，所述一组矩阵中的各个矩阵的各列的权重不小于四。基于捕获集图案来从所述一组矩阵中选择矩阵，使得所述矩阵表示不具有捕获集的QC LDPC码。所述矩阵可以存储在存储器中。

摘要： 本发明涉及传输数据校验领域，尤其涉及采用并行电路实现低成本的CRC校验码生成技术。一种循环冗余校验码生成装置及其构建、生成校验码的方法，其特征多项式为该装置具有t个并行输入端，所述装置包括：m个反相器N0-Nm-1、n个触发器R0-Rn-1，以及q个异或门Y0-Yq-1；所述m由异或关系式NOR0-NORn-1所确定；反相器N0-Nm-1的输入端分别与异或关系式NOR0-NORn-1中取反的各输入数据所对应的所述装置的输入端相连接；所述q由异或关系式NOR0-NORn-1中多数据元素关系式的个数确定；反相器N0-Nm-1的输出端、触发器R0-Rn-1和异或门Y0-Yq-1的连接根据异或关系式NOR0-NORn-1确定。由于在并行电路的一些输入端增加了反相器，从而可以将并行电路中的每个触发器连接的反相器去掉，从而节省了大量的反相器，降低了硬件成本。

摘要： 本发明涉及一种用循环冗余校验码进行并行校验的方法，属于移动无线数据传输技术领域。这种方法设长度为n，信息位个数为k的循环冗余校验码的校验矩阵，待校验的数据序列用向量C表示，进行乘法并行计算处理：H*C

摘要： 本发明公开了一种循环冗余校验码的生成方法，包括：A、将数据序列顺序分段，建立与所分数据段同比特的循环冗余校验码表项；B、对首个数据段进行同比特的循环冗余校验码表项的查找，得到r位查找结果；C、将该查找结果与第二数据段首位起的r位数据进行模二加，并将所得结果取代所述r位数据；D、将所述数据序列的首个数据段丢弃；E、重复步骤B至D；直到所述数据序列只剩最后一段时，将该段数据进行相应的循环冗余校验码表项的查找得到循环冗余校验码。通过本发明能够快速处理包括位数较多的数据序列。

摘要： 本发明涉及传输数据校验领域，尤其涉及采用并行电路实现低成本的CRC校验码生成技术。一种循环冗余校验码生成装置及其构建、生成校验码的方法，其特征多项式为，该装置具有t个并行输入端，所述装置包括：m个反相器N0－Nm－1、n个触发器R0－Rn－1，以及q个异或门Y0－Yq－1；所述m由异或关系式NOR0－NORn－1所确定；反相器N0－Nm－1的输入端分别与异或关系式NOR0－NORn－1中取反的各输入数据所对应的所述装置的输入端相连接；所述q由异或关系式NOR0－NORn－1中多数据元素关系式的个数确定；反相器N0－Nm－1的输出端、触发器R0－Rn－1和异或门Y0－Yq－1的连接根据异或关系式NOR0－NORn－1确定。由于在并行电路的一些输入端增加了反相器，从而可以将并行电路中的每个触发器连接的反相器去掉，从而节省了大量的反相器，降低了硬件成本。

摘要： 本发明公开了一种通过循环冗余校验码校验电子雷管通信的方法，首先在电子雷管控制芯片中留出寄存器来存贮电子雷管地址的CRC码，运用CRC码生成的CRC-CCITT多项式将地址CRC校验值计算出来，然后将该CRC校验值和雷管的地址及延期时间一起植入到雷管的控制芯片中；在雷管起爆器的控制芯片里同样注入CRC-CCITT多项式求CRC码的程序，当用专用雷管起爆器检测该雷管时，先接收电子雷管上传的地址值，再接收其上传的CRC校验值；专用雷管起爆器利用CRC-CCITT多项式求出CRC码的程序并根据地址值计算相应的CRC校验值算出来，与该电子雷管上传的CRC校验值相等时，认为是该雷管上传的地址数据有效；本发明具有结构简单，考虑了电子雷管芯片功能不能太复杂、只需简单将已预存的本机地址CRC校验码值上传，由起爆器判断接收的数据是否正确，提高了电子雷管与起爆器通信可靠性。

摘要： 本发明涉及一种用循环冗余校验码进行并行校验的方法，属于移动无线数据传输技术领域。这种方法设长度为n，信息位个数为k的循环冗余校验码的校验矩阵，待校验的数据序列用向量C表示，进行乘法并行计算处理：H*C

摘要： 本发明公开了一种循环冗余校验码的生成方法，包括：A.将数据序列顺序分段，建立与所分数据段同比特的循环冗余校验码表项；B.对首个数据段进行同比特的循环冗余校验码表项的查找，得到r位查找结果；C.将该查找结果与第二数据段首位起的r位数据进行模二加，并将所得结果取代所述r位数据；D.将所述数据序列的首个数据段丢弃；E.重复步骤B至D；直到所述数据序列只剩最后一段时，将该段数据进行相应的循环冗余校验码表项的查找得到循环冗余校验码。通过本发明能够快速处理包括位数较多的数据序列。

摘要： 本实用新型公开了一种通过循环冗余校验码校验电子雷管通信的装置，包括电子雷管，电子雷管与专用雷管起爆器相连接，本实用新型具有结构简单，考虑了电子雷管芯片功能不能太复杂、只需简单将已预存的本机地址CRC校验码值上传，由专用雷管起爆器判断接收的数据是否正确，提高了电子雷管与专用雷管起爆器通信可靠性。