微架构

摘要： 基于RISCV指令集架构实现了一种指令自动对齐电路。该电路可以将指令缓存发送过来的32位指令数据进行分解,从中解析出正确的指令。当指令缓存发送过来的32位指令数据对应的地址不是4字节对齐时(地址的低两位不是00)时,该电路可以自动将下一拍取指令数据的地址对齐到4字节,同时给出指令是否有效的指示标识;当指令地址4字节对齐时,该电路对指令数据进行分析,给出指令有效的标识、指令和对应指令的实际地址。给出的指令对齐电路的延时为4级两输入逻辑门,适用于高频标量处理器的前端取指令电路。

摘要： 近年来,随着处理器微架构的革新和制程技术的演进,笔记本性能有了突飞猛进的提升,今天轻薄本的性能甚至都达到了几年前游戏本的水平,令人既高兴又感慨。但对于笔记本这种形态的PC产品来说,功耗和性能始终是存在矛盾的两端,两者之间只能取舍妥协,无法抛开功耗谈性能,即便是1.5KG重的顶级适配器,最高也只能提供300多瓦的供电,与动辄1000多瓦的台式机电源无法比,更不要说笔记本还是要兼顾续航的。

摘要： 机载环境下数据处理规模的剧增以及人机混合智能的应用使得传统的以CPU为核心计算单元的架构已不能满足计算需求。在满足延时、精度等指标的情况下,选用高能效的处理器或处理器组合来快速准确地处理这些数据成为机载计算领域面临的重要问题。按照常规处理器、领域专用加速器两大类型对各自主要代表性处理器的架构特点进行了分析和总结,得出了各类处理器在机载情况下的主要适用场景和应用情况。根据领域专用的设计思想开发了面向数据关联应用的专用加速器,对数据关联算法中的统计距离计算和分簇处理这两个计算瓶颈进行了定制化的加速设计,并在基于FPGA的平台上进行了测试验证,结果表明,加速器对于统计距离计算的加速效果约为FT2000/4单核性能的10倍,对于分簇处理的加速效果约为FT2000/4单核性能的3倍,整体运算速度相比FT2000/4处理器的单核提升了5倍。

摘要： ARM在2021年发布了全新的Armv9指令集后,基本上奠定了ARM在未来10年的发展路线。接下来,ARM需要做的事情就是将指令集转化为微架构并推向市场,使得相关功能和技术进一步实用化和产品化。2021年5月底,ARM发布了Cortex-X2、Cortex-A710和Cortex-A510三款全新微架构,并且带来了新的缓存一致性CI-700以及NI-700网络。这是ARM在全新指令集面世后首次重大的微架构发布,这些全新的微架构和技术值得我们深入解析。

摘要： 在上一期的文章中,我们介绍了ARM Cortex-X2、Cortex-A710和Cortex-A510三款全新微架构,它们的出现进一步推高了移动计算CPU的性能上限。而在本次发布会上,除了新的CPU架构之外,ARM还发布了全新的GPU架构以及片上架构。在本文中,我们就来一起了解一下这些内容。

摘要： 在上一期文章中,我们介绍了有关英特尔2021年架构日发布的产品中两款全新的处理器微架构、A l der Lake以及有关线程调度器的内容。除此之外,英特尔还带来了新的GPU产品、AMX以及Sapphire Rapids等产品和技术。接下来,我们就针对这部分内容继续进行深度解读。

摘要： 本文设计了一种适用于电机矢量控制算法的数字信号处理系统的微架构定义,包括其指令集定义、存储器模型以及与主CPU的交互模式.该设计具有通过固定部分多操作数有效缩减指令编码长度提高代码密度以及后台执行多周期指令提高ALU并行效率的显著优点.文中给出了典型的FOC控制算法在DSP(Digital Signal Processor)指令集上实现的指令周期数,也给出了对应架构的电路实现情况,最终以ARM CORTEX-M0及几款主流DSP作为比较基线,通过实测实验数据证明了体系结构的高能效比,以较为有限的电路面积代价,极大提高了集成DSP的嵌入式系统的运行效率.

摘要： 安谋科技(中国)有限公司(“安谋中国”)正式发布“周易”Z2 AIPU(AI Processing Unit),单核算力最高可达4TOPS,较“周易”Z1 AIPU的单核算力提高一倍,同时支持多达32核的可扩展配置,从而能够在单个SoC中实现128TOPS的强大算力。“周易”Z2 AIPU延用了“周易”AIPU的架构,并在微架构上进行了优化,从而将芯片面积减少30%,在运行部分神经网络模型时,相同算力配置下性能提升可达100%。此外,“周易”Z2 AIPU对内存子系统也进行了优化,并升级了高级带宽节省技术(Advanced Bandwidth Saving Technology,ABST),除了第一代中已有的权重压缩(weight compression)技术之外,还增加了feature map压缩技术。全新“周易”Z2 AIPU将主要面向中高端安防、智能座舱和ADAS、边缘服务器等应用场景。

摘要： 由于处理器架构的复杂性越来越高,高性能处理器的设计所面对的包括功耗、能量、可靠性、性能、散热等方面的挑战越来越大,而随着当今处理器技术的不断进步,在可见的未来,散热带来的问题将成为无法忽视的巨大挑战.从高性能处理器芯片散热问题入手,分析了热量监测、微架构技术、布图规划技术、操作系统/编译器技术、先进制冷技术和热量可靠性/安全技术等热管理技术的应用与发展.

摘要： 一种处理器，包括一架构缓存器文件与一执行单元。处理器的一架构指令集的架构指令可将微运算加载架构缓存器文件。执行单元用以执行指令。此指令为架构指令或转译出的微指令。执行单元包括一译码器，一模式指针，一个多层级管线与一多工器多工器。其中，译码器将指令译码为微运算。模式指针在第一与第二模式中指定其一。微运算提供至多层级管线，以控制管线中多个层级的电路。当模式指针指示第一模式，多工器多工器选择一个接收自译码器的微运算提供至管线。当模式指针指示第二模式，多工器多工器选择一个接收自架构缓存器文件的微运算提供至管线。

摘要： 一种处理器，包括一架构缓存器文件与一执行单元。处理器的一架构指令集的架构指令可将微运算加载架构缓存器文件。执行单元用以执行指令。此指令为架构指令或转译出的微指令。执行单元包括一译码器，一模式指针，一个多层级管线与一多工器多工器。其中，译码器将指令译码为微运算。模式指针在第一与第二模式中指定其一。微运算提供至多层级管线，以控制管线中多个层级的电路。当模式指针指示第一模式，多工器多工器选择一个接收自译码器的微运算提供至管线。当模式指针指示第二模式，多工器多工器选择一个接收自架构缓存器文件的微运算提供至管线。

摘要： 本发明公开了一种基于微前端架构的资源池选择方法及装置，包括如下步骤：S1、获取用户的角色类型信息并发送至路由劫持装置；S2、路由劫持装置依次判断角色类型信息、cookie中对应的资源池信息以及路由的来源信息；若判定：角色类型信息为非运维用户、不存在cookie中对应的资源池信息以及路由不来源于第三方子应用，则执行第一操作进入云管系统内部子应用内部；若判定：存在cookie中对应的资源池信息、路由来源于第三方系统内部子应用，则执行第二操作进入云管系统内部子应用内部；S3、用户通过资源池切换装置执行操作；S4、当用户根据业务需求切换对应的资源池，再一次执行S2。将资源池的选择贯穿到整个系统中，提高了云管平台的层次感和易用性。

摘要： 本发明公开一种微前端架构的实现系统，涉及前端开发技术领域，包括主框架、一级微前端和二级微前端；主框架具有主框架路由，可以实现微前端注册和微前端主动加载，以将一个浏览器的链接定向地与一级微前端产生关联，并从微前端库中将指定的一级微前端动态地加载到页面中来；一级微前端通过定义自己的微前端路由，具备实现一个多页面小型项目的能力，从而使得相同业务的代码规整在同一个一级微前端内；一级微前端通过生命周期钩子加载主框架；二级微前端作为一个公用模块库，供一级微前端基于自身需求进行动态加载。本发明还公开基于微前端架构的部署方法，其共同用于解决大型前端项目在开发时管理不便、部署时又过于复杂的问题。

摘要： 本发明的一个技术方案是提供了一种基于微信小程序技术及微服务架构的设备可视化系统，用于在移动端和WEB端以图表和表格分类的形式展现数据，其特征在于，所述设备可视化系统基于微服务架构和微信小程序技术实现。本发明的另一个技术方案是提供了一种上述的基于微信小程序技术及微服务架构的设备可视化系统的实现方法。设备管理小程序可视化的优势在于使用方便，不会被时间、地点等因素所限制，网页应用可视化则方便管理人员一目了然地看清每条设备的所有信息。通过本发明可以将传统的人工记录和小程序、网页结合起来，大大提高设备管理人员的工作效率，同时能节约更多的人力去管理设备，让工作人员能更高质量、更轻松地完成设备管理工作。

摘要： 本发明公开了一种面向AArch64架构的CPU指令微基准测试方法及系统，本发明方法包括通过编写汇编代码，在汇编代码中循环调用若干条连续的被测试汇编指令，并通过特定规则指定被测试指令寄存器操作数的使用方式，以使连续调用的被测试指令之间存在数据先写后读依赖或者完全不存在任何数据依赖，从而使被测试指令以完全串行或者完全流水的方式执行。使用计时函数分别获取这两种汇编指令运行模式下的总耗时，以计算被测试指令在被测试平台上的指令延迟与指令吞吐量。本发明能够在不借助任何特殊硬件支持的情况下，准确获取AArch64架构CPU指令的延迟与吞吐量，适用于AArch64架构的所有指令集拓展，具备良好的可适用性。

摘要： 本发明公开了一种基于微前端架构的资源共享实现方法及系统，属于软件开发技术领域，该方法将公共资源代码抽出为一个或多个易维护的公共子应用；公共子应用打包部署发布到npm仓库；业务子应用通过包管理器下载公共子应用代码到本项目；通过对业务子应用进行路由配置，将公共子应用的布局组件引入到业务子应用，从而将公共子应用嵌入到业务子应用；部署并运行业务子应用；页面公共资源需要改变的时候，维护公共子应用资源，然后通过在子应用更新版本号实现公共代码的更新。本发明可以在微前端架构中实现公共资源模块的可复用性，公共资源统一控制大大缩减了前端开发人员的工作量，从而提升了开发效率，降低维护成本。

摘要： 本申请公开了用于早期流水线重定向的指令集架构和微架构。描述了关于用于使用加载地址预测的早期流水线重定向以缓解分支误预测损害的指令集架构(ISA)和/或微架构的方法和装置。在实施例中，解码电路对加载指令解码，并且加载地址预测器(LAP)电路发布对存储器的、对用于加载指令的加载操作的数据的加载预取请求。计算电路基于来自加载预取请求的数据来执行加载指令的分支操作的结果。并且，重定向电路响应于分支操作的结果与针对分支的所存储的预测值之间的不匹配而传送信号以引起对与加载指令相关联的数据的转储清除。还公开并要求保护其他实施例。

摘要： 公开了一种用于通过以下来自动生成定制集成电路设计即定制IC设计的系统和方法：接收所述定制IC的包括所述定制IC要执行的计算机可读代码的规格；生成所述定制IC的抽象作为系统、处理器架构和微架构表达方式即SAMA表达方式；将所述SAMA表达方式提供至至少具有架构优化视图、物理设计视图和软件工具视图的数据模型；通过迭代地更新所述SAMA表达方式和所述数据模型以自动生成针对计算机可读代码独特定制的满足一个或多个制约的处理器架构，来优化所述处理器架构；以及将所生成的架构综合为半导体制造所用的所述定制集成电路的计算机可读描述。前述可以在无需人为参与或人为参与最少的情况下实现。

摘要： 本公开总体涉及用于微架构返回预测器安全性的计数到空。一种集成电路的实施例可以包括返回堆栈缓冲器(RSB)，推测性返回堆栈缓冲器(SRSB)，以及与RSB和SRSB耦合的电路，该电路用于在分支预测单元进行预测时跟踪直到SRSB为空为止的计数，并且至少部分地基于直到SRSB为空为止的计数来从分支预测单元返回与RSB和SRSB之一相对应的输出。公开并且要求保护了其他实施例。