指令集

摘要： 系统软件是控制和协调计算机底层硬件及外部设备、支持应用软件开发和运行的系统核心基础软件,涵盖了操作系统、编程语言、编译器、解释器、数据库、运行时环境、集成开发环境等.随着人工智能、物联网、区块链、系统编程语言、云计算、开源指令集等领域的快速发展,相关系统软件的安全问题大量涌现,比如利用CPU预测执行的Meltdown“熔断”和Spectre“幽灵”攻击、利用软件供应链发起的后门攻击和漏洞攻击.发现、缓解和防御系统软件存在的安全风险与问题,对于保障各类计算机系统的安全至关重要.

摘要： 随着RISC-V指令集的流行,出现了一批应用于IoT智能硬件、嵌入式系统、人工智能芯片、安全设备及高性能计算等不同领域的开源和商业IP软核。性能、功耗和面积三者之间的平衡需要指令集可裁剪、易扩展,以及软件开发环境的配套支持。为此,按照增加自定义指令、扩展ALU功能单元、连接控制信号和数据通路、FPGA原型验证、定制交叉编译环境和应用程序测试的流程,基于FPGA快速实现了定制化RISC-V处理器。以加速矩阵运算为例,基于FPGA在开源IP蜂鸟E203上设计了一条计算向量内积的自定义指令,并在FPGA上进行了原型验证。应用测试程序表明,定制化的RISC-V处理器的计算性能有显著提升,矩阵乘法运算的性能加速比达到了5.3~7.6。

摘要： 指令分类可有效识别出指令的类别并提取出指令中的关键信息,有助于编译器开发人员快速构建编译器后端指令相关的代码,降低时间成本。针对传统文本分类模型的不足,研究提出基于BERT预训练模型的指令描述文本分类方法。经过数据清洗、预处理,在BERT预训练模型基础上,研究构建了文本多标签分类模型,实验结果表明,本文提出的方法对指令文本有较好的分类效果。

摘要： 机载环境下数据处理规模的剧增以及人机混合智能的应用使得传统的以CPU为核心计算单元的架构已不能满足计算需求。在满足延时、精度等指标的情况下,选用高能效的处理器或处理器组合来快速准确地处理这些数据成为机载计算领域面临的重要问题。按照常规处理器、领域专用加速器两大类型对各自主要代表性处理器的架构特点进行了分析和总结,得出了各类处理器在机载情况下的主要适用场景和应用情况。根据领域专用的设计思想开发了面向数据关联应用的专用加速器,对数据关联算法中的统计距离计算和分簇处理这两个计算瓶颈进行了定制化的加速设计,并在基于FPGA的平台上进行了测试验证,结果表明,加速器对于统计距离计算的加速效果约为FT2000/4单核性能的10倍,对于分簇处理的加速效果约为FT2000/4单核性能的3倍,整体运算速度相比FT2000/4处理器的单核提升了5倍。

摘要： ARM在近期正式发布了全新的Armv9指令集。新指令集在Armv8的基础上大幅度加强了矢量计算、机器学习、数字信号处理和安全等方面的特性,堪称十年来ARM对底层指令集进行的最大幅度和最根本性的革新,值得深入了解。

摘要： 硬件异构下,软件融合兼容是必须信创生态下有各种架构的服务器和终端,包括ARM架构的华为鲲鹏、天律飞腾、X86架构的上海兆芯、中科海光、MIPS架构的中科龙芯处理器,这些处理器架构既有RISC指令集的,也有CISC指令集的,操作系统虽然都是基于Linux的,但也有多种版本,如中标麒麟、银河麒麟、统信UOS等,使用单位可能会采购不同架构的硬件,如何将这些不同的硬件融合在一起使用,是IT管理部门头痛的问题。

摘要： 基于PowerPC架构提出了一种波束指向算法的优化策略,分别从三角函数的速算优化、浮点数运算的优化、循环嵌套优化、基于PowerPC指令集的优化等方面来实现.通过提出的优化算法,算法处理时间缩短为原来的十分之一.提出的优化策略对其他平台算法开发和优化也具有一定的指导和借鉴意义.

摘要： 针对传统C/S架构在系统性能、兼容性等方面的不足,提出一种基于B/S架构的计算机辅助艺术设计系统。系统采用三层模的框架结构,硬件部分包括可视化交互子系统、图形处理模块、控制模块、执行模块,本文分别阐述了各模块的功能;在软件层面系统基于JSP技术设计了主控流程和编译规则,并执行saywhat指令集程序;数据库设计以SQL Server语言为基础,并采用嵌入式的方式与硬件模块连接。系统测试结果显示,基于B/S架构的计算机辅助系统各项功能稳定,高负载条件下系统响应更快,可拓展性更强。

摘要： 为解决现有网络传输及交换性能监测方案中资源开销大和粒度粗糙等问题,文中提出了一种软件可编程的FPGA网络测量引擎技术实现方案.该方案首先通过测量控制器对输入规则进行预处理并编译成自定义指令集下发给各个网络节点中的数据采集点,然后数据采集点以流水线的方式处理接收到的指令从而实现对网络流进行测量.该方案涉及网络流测量规则预处理和可编程硬件测量规则的流水线高速处理引擎等关键技术,可对现有以太网进行复杂规则定义的高效测量.通过向系统中注入不同参数网络流的方式进行板级验证,结果表明所设计的系统能够正确接收并处理由测量控制器下发的自定义指令集,从而实现测量功能.

摘要： 针对传统C/S架构在系统性能、兼容性等方面的不足,提出一种基于B/S架构的计算机辅助艺术设计系统.系统采用三层模的框架结构,硬件部分包括可视化交互子系统、图形处理模块、控制模块、执行模块,本文分别阐述了各模块的功能;在软件层面系统基于JSP技术设计了主控流程和编译规则,并执行saywhat指令集程序;数据库设计以SQL Server语言为基础,并采用嵌入式的方式与硬件模块连接.系统测试结果显示,基于B/S架构的计算机辅助系统各项功能稳定,高负载条件下系统响应更快,可拓展性更强.

摘要： 嵌入式系统数字化仿真软件能够为软件开发调试和测试提供高效的环境,特别是全系统的仿真能够为软件提供完整的运行环境,直接代替硬件进行软件开发和测试工作.仿真软件的核心就是仿真CPU的指令操作,这是影响仿真软件性能的最主要的因素,优化指令集模拟方式将可以极大的优化仿真软件,提升仿真软件的性能.本文对SPARC处理器数字化仿真中指令集快速索引技术进行了介绍,结果表明该方法能够有效提高索引效率。

摘要： 针对需要大量重复操作的硬件状态机的设计,提出了一种基于指令集操作的Verilog HDL有限状态机的设计方法.该设计方法用指令状态来完成重复的操作,而指令状态又具有状态参数和状态返回出口,以确保状态功能和状态返回都正确.主状态机只需进入指令状态即可完成相应的指令操作,操作结束后可自动跳回状态返回出口指定的状态,保证了主状态机状态跳转的连续性.相比传统设计方法,论文提出的状态机设计方法具有代码直观和硬件使用率高的特点.经过FPGA测试,采用指令集有限状态机能够正确、高效地完成所要求的硬件操作,具有很强的实用价值.

摘要： 目前64位与32位计算机广泛共存,RC6-64/r/b的常规实现方法在64位计算机上可以达到很高的性能,但在32位计算机上性能较低,这限制了RC6-64/r/b算法的广泛应用.本文利用SSE2指令集对RC6-64/r/b算法中的64位运算进行简化,并实现SIMD并行,使得RC6-64/r/b在IA-32平台上的运行速度成倍提升,该方法也可用于其他含有64位运算的密码算法的快速实现上.

摘要： 针对国产FT-DSP独特的硬件结构和指令集,设计了一套专用的辐照效应测试系统.并在文中阐述了该系统的逻辑结构和硬件结构,并分别阐述了软件系统工作方式以及各个部件的测试原理.该系统采用DSP+FPGA+上位PC机的分离式结构,实现高效的DSP芯片运行状态片外比对方法,实现了对系统内部模块及外设的动态测试并实时存储记录返回的结果.实验证明,这种系统可以准确的确定故障位置和故障原因.

摘要： 本文以LLVM后端映射为重点，以单精度浮点比较指令SFCMPGS32为例，分析了LLVM的指令映射过程，添加实现了对Matrix2DSP特有指令集中的浮点数据比较指令的支持，弥补了LLVM编译架构的不足。经比较得出，LLVM后端移植较GCC后端移植更加高效，模块化使得代码不易受污染。最后的实验结果验证了设计方案和实现过程的正确性。本文的设计方案和实现过程对于其他LLVM编译架构暂不支持的指令实现有一定指导作用。由于Matrix2DSP指令集对于向量数据比较也有要求，但目前还未实现，需要进一步进行研究。

摘要： 基于多核技术和指令集控制方式,设计了一种用于数字图像处理的阵列电路,折中了全硬件处理与单核处理中存在的复杂度与速度之间的矛盾.Modelsim仿真结果表明,所提出的处理阵列电路能正确实现基本的图像并行处理功能,具有一定实际应用价值.

摘要： 为了在ARMy8处理器问世之前,让研究人员可以对ARMv8指令集进行详细的性能评估和开展应用程序开发,基于gem5开发了一款ARMv8模拟器——ACSim.使用gem5的ISA描述语言实现了除SIMD指令以外的所有指令,包括分支指令、load/store指令、数据处理指令、整型运算指令和浮点运算指令等.该模拟器支持多种处理器运行模式的模拟,多种内存子系统的模拟,可以和McPAT连接以模拟处理器的功耗.此外,对模拟器进行了详细的验证,现在模拟器已经可以运行大量的基准测试程序,包括SPEC CPU2006,Fhourstones,Dhrystone和stream等.

摘要： 目前,基于FPGA的嵌入式微处理器核的设计已成为SOC 设计的重要组成部分。而51 系列的MCU在国内使用又是最为普遍，针对这一现实，本文采用VHDL 语言设计了一种与工业标准8051 微控制器指令集完全兼容的微处理器软核。重点对微控制器软核的内部结构、指令执行过程、硬布线控制器等设计方法进行了分析，最后给出了所设计软核在ModelSim 下的软件仿真结果，验证了设计的正确性。

摘要： 针对目前微处理器面对通用性、高性能、功耗效率的矛盾,提出了可配置流处理器的解决方案.本文重点研究了可配置流处理器中核心级指令设计及相关的编译技术,其核心设计思想是根据应用的计算特征设计流处理器中的核心级指令集,从而降低指令集硬件资源的需求。

摘要： 随着3G上网本的广泛应用，在linux下实现usb 3G上网成为需要，然而目前主流的usb 3G上网卡大都没有提供类似windows的Linux驱动，并且由于各种上网本的平台各异，指令集差别较大，还没有统一的linux下usb 3G通用驱动方法，本文针对以上问题，在详细分析linux系统usb 3G上网的原理基础上，设计并实现了一种Linux下3G上网卡的通用驱动技术，该方法在龙芯MIPS指令系统以及X86上得到验证。

摘要： 可执行x86指令集及ARM指令集指令的微处理器及运作方法。微处理器包含硬件指令转译器，将x86指令集架构及ARM指令集架构机器语言程序指令转译成微指令，其编码方式有别于x86指令集架构及ARM指令。执行管线执行微指令，产生由x86指令集架构/ARM定义的执行结果，微指令有别于执行管线执行微指令所产生的结果。转译器直接提供微指令至执行管线。微处理器每一次执行x86指令集架构及ARM指令集架构指令的其中之一时，转译器将它转译为微指令，指标指示x86或ARM何者为一启动指令集架构。重置后，微处理器初始化其架构状态，从重置地址读取其第一指令，依据启动指令集架构的定义将第一指令全部转译。指令高速缓存存储器将x86及ARM指令存入高速缓存存储器，且提供给转译器。

摘要： 一种方法，用多格式指令的不同格式将源指令集架构的多格式指令转换成目标指令集架构的指令，估计与该转换相关联的成本，从而估计出各成本，并至少部分基于所估计的成本来选择所述多格式指令的格式。组织或分组多格式指令的方法基于寄存器使用关系。本发明还公开了实现该方法的软件、硬件和计算机系统。

摘要： 本发明属于汇编函数库的自动化移植和汇编程序测试技术领域，特别涉及一种多指令集架构向RISC‑V指令集架构的寄存器映射方法及装置，该方法包括若源汇编指令是标量指令，则寄存器是标量寄存器，进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射；若源汇编指令是向量指令，则寄存器是向量寄存器或者混合寄存器；若寄存器是向量寄存器，进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射；若寄存器是混合寄存器，则将标量寄存器提取出来进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射，剩余的为向量寄存器进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射。本发明适用于多种指令集架构面向RISC‑V指令集架构的寄存器的自动映射。

摘要： 本发明提供一种基于嵌入式专用指令集处理器的指令集编码方法，包括定义机器代码位宽、定义指令类型、定义寻址方式、划分指令代码字段、编码五个步骤。此指令集根据现场可编程门阵列(FPGA)内部存储器与数据总线资源均以18位为基本位宽的特点进行优化。指令集包括算术逻辑运算类、数据交换类和程序定序类16条多功能指令，指令包含用于构建具有指令自主能力的单指令流-多数据流并行处理系统所需的保护性指令字段。本发明公开的指令集具有完整与精简两种应用模式，在两种应用模式下，指令机器代码长度可分别缩短至16-bit与14-bit，大幅提高了FPGA内部电路资源的利用效率和处理器的指令执行速度。

摘要： 可执行x86指令集及ARM指令集指令的微处理器及其运作方法。微处理器包含硬件指令转译器，将x86指令集架构及ARM指令集架构机器语言程序指令转译成微指令，其编码方式有别于x86指令集架构及ARM指令。执行管线执行微指令，产生由x86指令集架构/ARM定义的结果。微指令有别于执行管线执行微指令所产生的结果。转译器直接提供微指令至执行管线。微处理器每一次执行x86指令集架构及ARM指令集架构指令的其中之一时，转译器将它转译为微指令。指标指示x86或ARM何者为一启动指令集架构。重置后，微处理器初始化其架构状态，从重置地址读取其第一指令，依据启动指令集架构的定义，将第一指令全部转译。指令高速缓存存储器将x86及ARM指令存入高速缓存存储器，且提供给转译器。

摘要： 在第一处理器指令集操作模式下执行的指令预加载指令操作以正确地预加载不同的第二指令集中的指令。响应于指令集预加载指示符(ISPI)根据第二指令集编码对所述指令进行预解码。在各个实施例中，可在执行所述预加载指令之前设置所述ISPI，或者所述ISPI可包括所述预加载指令或预加载目标地址的一部分。

摘要： 一种方法，用多格式指令的不同格式将源指令集架构的多格式指令转换成目标指令集架构的指令，估计与该转换相关联的成本，从而估计出各成本，并至少部分基于所估计的成本来选择所述多格式指令的格式。组织或分组多格式指令的方法基于寄存器使用关系。本发明还公开了实现该方法的软件、硬件和计算机系统。

摘要： 本发明属于汇编函数库的自动化移植和汇编程序测试技术领域，特别涉及一种多指令集架构向RISC‑V指令集架构的寄存器映射方法及装置，该方法包括若源汇编指令是标量指令，则寄存器是标量寄存器，进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射；若源汇编指令是向量指令，则寄存器是向量寄存器或者混合寄存器；若寄存器是向量寄存器，进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射；若寄存器是混合寄存器，则将标量寄存器提取出来进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射，剩余的为向量寄存器进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射。本发明适用于多种指令集架构面向RISC‑V指令集架构的寄存器的自动映射。

摘要： 本发明公开一种扩展MIPS指令集处理器支持RISC指令集多模系统的方法和装置。其中，本发明对MIPS指令集处理器为宿主(Host)处理器进行功能增强，以高效支持客(Guest)指令系统处理器指令系统。具体的说：通过将客处理器中与宿主处理器指令集中的相似的部分进行翻译和转换，同时，将通过将客处理器中与宿主处理器指令集中的差异较大的部分在宿主处理器上通过指令扩展进行支持。使宿主处理器能够完善的高效支持客处理器。这样，使宿主处理器能够完美的支持客处理器的软件生态系统。

摘要： 本发明公开一种扩展MIPS指令集处理器支持RISC指令集的方法和装置。所述方法包括：针对客指令集与宿主指令集的第一部分指令，进行直接映射；针对客指令集与宿主指令集的第二部分指令，进行多条指令映射或对宿主系统指令集处理器进行功能增强，以使得所述宿主系统指令集处理器支持至少一个客指令集，其中所述客指令集为RISC指令集，所述宿主指令集为MIPS指令集。这样，使宿主处理器能够完美的支持客处理器的软件生态系统。