微程序

摘要： 基于FPGA技术和微程序设计思想,采用独立加法器结构和简单的逻辑门电路,设计实现一个8位串行ALU,并采用Verilog语言编写微程序作为控制器,发布微指令控制ALU的微操作,验证ALU的功能.以原理图的形式描述电路的结构及工作原理,介绍了ALU的设计及实现方法,给出了仿真波形图,结合测试文件对ALU进行验证.仿真测试结果表明,设计的ALU能够实现预期功能,完成加减法、与、或、非等算术和逻辑运算.

摘要： 该文以"微"见大,以西安交通大学机械设计基础实验教学为抓手,针对"机械设计基础"综合实验改革中遇到的新问题,开展了"新工科"综合性实验教学信息化管理探索.将微信"微程序"引入到实验教学信息化管理中,围绕实验室安全"微"教育、实验室"微"记录、实验教学"微"管理、实验教学"微"在线四大方向,提出并设计了一套面向新工科综合性实验教学管理方法,并在西安交通大学机械设计基础实验室开展了实践探索.

摘要： 以IP核、原理图、Verilog语言、微程序设计相结合的方式,研究基于哈佛结构和RISC理论的模型机设计.利用汇编指令设计作业调度程序,控制模型机的运行.用户程序和数据以及计算结果,通过I/O系统和实验开发板的键盘录入,并通过七段数码管输出显示.

摘要： 时代在不断的变化,传统的教学方法已经不符合当代的教育实情,不能满足时代对人才培养的需求。现在科技非常的发达,微课、微程序也出现在了我们的生活当中。所以在这一背景下就应该将微课注入到教学中,运用到计算机教学领域当中培养专业性人才,这对教育事业而言是非常大的一项突破,具有里程碑的意义。

摘要： 在现代计算机系统中,利用高级语言可设计出多种计算斐波那契数列的算法,但需要众多指令的支持.为了简化斐波那契数列的计算过程,提高计算速度,文章提出在Dais-CMX模型机上,基于硬件底层微程序设计,利用寄存器寻址、寄存器间接寻址和指令跳转等硬件技术,设计7条指令即可完成斐波那契数列运算的方法.

摘要： 探讨期刊编辑中计算机软件及微程序的运用,为期刊编辑们寻找快捷的编辑清样稿工作模式.基于传统编辑清样稿制作等一系列流程,总结在期刊编辑中运用计算机软件或微程序等"新编辑方式"的优点.从期刊清样稿的前期剪切、群发清样稿中微程序的选择和编程提出改进意见,为编辑—作者—读者间快捷沟通提供"新途径".

摘要： 目的：设计并应用门诊治疗护士绩效考核微程序，使门诊治疗护士绩效考核科学、精准、高效。方法利用微软Office办公软件的VBA语言作为开发工具，Access数据表作为后台数据库，对绩效考核规则进行编程，生成门诊治疗护士绩效考核微程序，从工作要求、工作质量、工作量、满意度等维度对护士进行考核。比较微程序应用前后，绩效评价与薪酬分配的精准度、护士对绩效考核的满意度、整体护理质量。结果应用绩效考核微程序后，绩效考核与薪酬分配精准度由之前的85%提高到100%，护士对绩效考核的满意度由之前的66.7%提高到97.9%，护理安全事件由之前的1年内发生3例减少到3年内发生1例。结论应用绩效考核微程序对门诊治疗护士实施绩效考核，提高绩效考核与薪酬分配的精准度，提高护士对绩效考核的满意度，从而提高护理质量，保障护理安全。

摘要： 高校计算机教学实践目前越来越向实用性发展,这样既能符合教学大纲中教学任务的需要,也能让学生掌握一定的市场发展规律,本文就针对教学实践中的"微程序"设计与应用情况进行简析.

摘要： Java语言和Java处理器在实时嵌入式系统开发中的应用受到广泛关注。传统Java虚拟机的方法调用机制采用动态装载迟解析的执行方式，使得最坏情况执行时间(WCET)难以预测。针对该问题，提出一种提前解析-微程序执行的改进方法。将传统方法调用中的符号引用转化为直接调用，以微程序的方式运行在硬件处理器上，使执行限制在可预知的时钟周期内。实验结果证明，改进方法调用机制在执行时间上满足陑性关系，具备良好的WCET可预测性。%Java language and Java processor get noticed in the real-time embedded system. The traditional method call mechanism of Java Virtual Machine(JVM) using dynamic loading and post-analysis makes Worst-case Execution Time(WCET) difficult to predict. A scheme named advance analysis-micro program execution is put forward to solve the problem. Advance analysis turns the symbolic reference of Java to direct call. The micro program limits the execution time to foreseeable clocks, by running on hardware processor. The improved mechanism is proved WCET predictable by its linear statistics of running time .

摘要： 同步机制是片上多核/众核处理器正确执行和协同通信的关键,其效率对处理器的性能非常重要.针对片上众核体系结构,提出并实现了两种粗粒度同步机制和一种细粒度同步机制,即片上专用硬件支持的同步机制、基于原语的片上互斥访问同步机制和基于满空标志位的细粒度同步机制;提出了粗粒度同步机制的评估标准和评估方法,并设计了量化评估程序.以片上同构众核处理器Godson-T模拟器和AMD Opteron商业片上多核处理器为平台,评估比较了提出的硬件支持的同步机制与基于原语的同步机制的性能.结果表明,硬件支持可以使得片上众核处理器的同步机制性能明显提高;在传统基于原语的同步机制中,大部分性能损失是由于负载不平衡和同步点的串行化操作而造成的等待时间.

摘要： 同步机制是片上多核/众核处理器正确执行和协同通信的关键,其效率对处理器的性能非常重要.针对片上众核体系结构,提出并实现了两种粗粒度同步机制和一种细粒度同步机制,即片上专用硬件支持的同步机制、基于原语的片上互斥访问同步机制和基于满空标志位的细粒度同步机制;提出了粗粒度同步机制的评估标准和评估方法,并设计了量化评估程序.以片上同构众核处理器Godson-T模拟器和AMD Opteron商业片上多核处理器为平台,评估比较了提出的硬件支持的同步机制与基于原语的同步机制的性能.结果表明,硬件支持可以使得片上众核处理器的同步机制性能明显提高;在传统基于原语的同步机制中,大部分性能损失是由于负载不平衡和同步点的串行化操作而造成的等待时间.

摘要： 同步机制是片上多核/众核处理器正确执行和协同通信的关键,其效率对处理器的性能非常重要.针对片上众核体系结构,提出并实现了两种粗粒度同步机制和一种细粒度同步机制,即片上专用硬件支持的同步机制、基于原语的片上互斥访问同步机制和基于满空标志位的细粒度同步机制;提出了粗粒度同步机制的评估标准和评估方法,并设计了量化评估程序.以片上同构众核处理器Godson-T模拟器和AMD Opteron商业片上多核处理器为平台,评估比较了提出的硬件支持的同步机制与基于原语的同步机制的性能.结果表明,硬件支持可以使得片上众核处理器的同步机制性能明显提高;在传统基于原语的同步机制中,大部分性能损失是由于负载不平衡和同步点的串行化操作而造成的等待时间.

摘要： 本发明提供一种产生选择性压缩微程序码和选择性解压缩微程序码的方法。产生选择性压缩微程序码的方法包括：接收一来源码，上述来源码包括多个微程序码组合语言指令，其中部分的上述微程序码组合语言指令的每一个皆以上述来源码的一指示所标示；以及对于上述微程序码组合语言指令的每一个，若并非以上述指示所标示则产生上述微程序码组合语言指令的一单一字组压缩二进制表示式，若由上述指示所标示则产生上述微程序码组合语言指令的一多字组未压缩二进制表示式。本发明能够降低微处理器的复杂度、减小微处理器的体积。

摘要： 本发明提供一种微处理器以及选择性解压缩微程序码的方法。该微处理器包括：多个存储器，上述存储器的每一个用以维持多个微程序码指令，其中上述存储器的至少一第一存储器用以提供多个压缩微程序码指令的多个M位宽微程序码字组，上述存储器的至少一第二存储器用以提供多个未压缩微程序码指令的多个N位宽微程序码字组，其中M以及N为大于零的整数且N大于M；以及一解压缩单元，在上述压缩微程序码指令自至少上述第一存储器存取之后且在执行前，由上述解压缩单元用以解压缩上述压缩微程序码指令。本发明能够降低微处理器的复杂度、减小微处理器的体积。

摘要： 本发明公开了一种处理器微程序的初始化配置方法，包括：S1、对片上系统进行上电复位；S2、微程序控制模块将微程序ROM中的微程序内容搬移到微程序RAM中，保持处理器的复位状态；S3、在所述微程序内容搬移完成后，启动处理器的正常功能。本发明通过将微程序存储在芯片内部的ROM中，并通过微程序控制模块将微程序ROM中的微程序内容搬移到微程序RAM中，在所述微程序内容搬移完成后，启动处理器的正常功能，微程序放在微程序RAM中，运行的频率高于片外的ROM，而且不需要额外使用片外ROM存储设备，节约了外围电路的设计成本。本发明还公开了一种处理器微程序的初始化配置系统。

摘要： 本发明提供一种微处理器以及选择性解压缩微程序码的相关方法。该微处理器包括：一或多个存储器以及解压缩单元。一或多个存储器用以持有微程序码指令，其中至少一部分的微程序码指令被压缩。解压缩单元用以在被压缩微程序码指令自一或多个存储器存取之后且于被执行之前，由解压缩单元对被压缩微程序码指令进行解压缩操作。本发明能够降低微处理器的复杂度、减小微处理器的体积。

摘要： 本发明提供一种产生选择性压缩微程序码和选择性解压缩微程序码的方法。产生选择性压缩微程序码的方法包括：接收一来源码，上述来源码包括多个微程序码组合语言指令，其中部分的上述微程序码组合语言指令的每一个皆以上述来源码的一指示所标示；以及对于上述微程序码组合语言指令的每一个，若并非以上述指示所标示则产生上述微程序码组合语言指令的一单一字组压缩二进制表示式，若由上述指示所标示则产生上述微程序码组合语言指令的一多字组未压缩二进制表示式。本发明能够降低微处理器的复杂度、减小微处理器的体积。

摘要： 本发明公开一种用于解析包和将数据封装形成包的可编微程序的控制器。可编微程序的控制器载入微控制器内的指令。指令字具有多个指令字段。微控制器并行处理多个指令字段。每个指令字段与用于解析包或将数据封装形成包的特定操作相关。通过根据解析和封装特定的指令系统对模板编程，将特定的例行程序排列在一起，对可编程微控制器进行编程，从而处理支持新型协议的包。

摘要： 本公开实施例提供一种应用开发平台、微程序生成方法、设备及存储介质。该应用开发平台，包括：微程序中心和可视化配置系统，其中，所述微程序中心，被配置为获得设计页面的Sketch文件；所述可视化配置系统，被配置为展示用于配置面板的第一配置界面；获取用户通过所述第一配置界面所配置的与设计页面对应的多个面板；对所述Sketch文件进行解析，获得与设计页面对应的目标页面的布局信息；所述微程序中心，还被配置为基于所述目标页面的布局信息，将所述多个面板拼接，生成能够实现所述目标页面的微程序。

摘要： 本公开实施例提供一种应用开发平台、微程序生成方法、设备及存储介质。该应用开发平台，包括：面板库、微程序中心和可视化配置系统，其中，所述面板库，被配置为存储面板；所述微程序中心，被配置为获得包括面板图像信息的页面设计图像；确定所述面板库中是否存在与所述面板图像信息匹配的面板；若所述面板库中存在与所述面板图像信息匹配的面板，获取与所述面板图像信息匹配的面板作为目标面板；通过所述可视化配置系统，基于所述目标面板，生成微程序。

摘要： 本发明提供了一种微程序的调试方法及其调试装置，该微程序的调试方法通过确定处于闲置状态的存储空间，作为存储程序检测点信息的载体；之后能够通过直接读取存储空间内的程序检测点信息，获取程序检测点的运行情况信息，了解处理器的待调试子模块中的待调试微程序的运行情况。与现有技术中通过JTAG或串口读取微程序的运行情况信息的方式相比，本申请的方案，不仅能够对那些能够通过JTAG或串口进行访问的待调试子模块内的待调试微程序的运行情况进行读取，还能够对那些不能通过JTAG或串口进行访问的待调试子模块内待调试微程序的运行情况进行读取，获取那些不能通过JTAG或串口进行访问的待调试子模块内的待调试微程序的运行情况信息。

摘要： 本发明提供一种微处理器以及选择性解压缩微程序码的方法。该微处理器包括：多个存储器，上述存储器的每一个用以维持多个微程序码指令，其中上述存储器的至少一第一存储器用以提供多个压缩微程序码指令的多个M位宽微程序码字组，上述存储器的至少一第二存储器用以提供多个未压缩微程序码指令的多个N位宽微程序码字组，其中M以及N为大于零的整数且N大于M；以及一解压缩单元，在上述压缩微程序码指令自至少上述第一存储器存取之后且在执行前，由上述解压缩单元用以解压缩上述压缩微程序码指令。本发明能够降低微处理器的复杂度、减小微处理器的体积。