位同步

摘要： 在近场通信技术(NearFieldCommunication,NFC)的应用中,防冲突是每次通信前必不可少的过程。由于NFCTypeA使用面向比特的防冲突帧,如何在读卡器端正确实现位同步算法,从而进行解码判决是影响防冲突过程中信息传输质量的关键因素。同步算法的性能容易受噪声、码间串扰(Inter-SymbolInterference,ISI)等的影响,因此提出一种NFCTypeA防冲突过程中新型读卡器端位同步器设计,采用匹配滤波捕获法,通过检测OOK(On-OffKeying)Manchester码序列的位平均能量,找到相关峰值,从而确定位同步时刻。通过0.18μm CMOS工艺流片实现设计,经测试,其可以快速、高效、低功耗地进行解码,与此同时能正确识别出冲突位,方便与防冲突算法进行集成。

摘要： 针对传统多进制频移信号解调算法存在计算量大、误码率高等问题,提出了一种基于正交多进制频移键控(Multiple Frequency Shift Keying,MFSK)信号的解调算法。该算法通过检测和判决MFSK信号在不同频率点处的功率谱峰值来完成信号同步,然后对信号的同向分量和正交分量进行反正切运算求得信号斜率,再根据信号斜率构建差值序列并建立MFSK信号解调数学模型,最后通过模型求解完成信号的调制进制识别和解调。该算法复杂度较低且仅呈线性增长,仿真结果表明该算法在性能上优于传统的小波解调算法,且当输入信噪比大于6 dB时,对2FSK、4FSK、8FSK和16FSK的解调正确率都可以达到90%以上。

摘要： 采用Zynq7000系列的APSoC开发平台设计了位同步实验,该位同步锁相环的中心频率可通过上位机配置,以适应不同速率数据流的需求.利用APSoC的PL部分完成位同步锁相环的设计,PS部分完成Zynq内核搭建,且Zynq内核与位同步锁相环通过AXI总线实现互联.通过对Zynq软件编程,上位机可通过串口对位同步锁相环中心频率配置.实验中设计了自测平台,验证同步系统的正确.

摘要： 阐述数字通信系统中的位同步技术,最大似然算法、快速位同步捕获、锁相环法、Gardner定时恢复等定时同步算法,分析Gardner定时恢复,定时同步算法的未来发展方向:机器学习。

摘要： 根据OOK(开关键控)的原理,基于FPGA开发板用Verilog HDL语言实现OOK调制、解调和同步模块,并通过逻辑分析仪进行仿真.配合驱动电路、光电探测电路和放大电路等实现了整套可见光通信系统的设计,最后通过搭建实验平台进行测试,测试结果表明,收发电路通信距离达到12 cm,系统传输速率达到3.125 Mb/s.

摘要： 近年来,针对弱信号的高灵敏度接收机已逐渐成为国内外的研究热点.加长相干积分时间可以提高信噪比,从而跟踪到更弱的信号.但是,北斗导航接收机跟踪环路并不可以无限加长相干积分时间,相干积分时间的长短和功效还受到卫星导航电文比特跳变的限制.为了消除导航电文比特跳变对相干积分的影响,提出了一种改进的基于最大似然估计的北斗信号位同步方法,完成位同步后再利用先猜后检的方法便可以实现长相干积分.利用软件接收机进行编程设计,仿真结果表明:该长相干积分算法能够稳定可靠地实现对弱信号的跟踪, 20ms相干积分环路信噪比约提升12dB, 40ms相干积分环路信噪比约提升15dB, 80ms相干积分环路信噪比约提升17dB,提高了北斗导航接收机的灵敏度.

摘要： 给出Q PS K调制解调系统的整体方案设计,在调制系统中详细描述了成形滤波器和调制端NCO的设计过程,并仿真出成形滤波器波形图和频谱图.在解调系统中选择了松尾环载波同步与Gardner插值位同步作为实现相干解调的系统方案的理论,并对环路中的基带鉴相器、环路滤波器、内插滤波器等模块的原理和设计过程进行了详细清晰的阐述,同时对鉴相特性、环路滤波器和插值分数间隔参数开展了详尽的计算与仿真,确保在之后的理论仿真与硬件实现中能够满足设计要求.

摘要： 给出QPSK调制解调系统的整体方案设计,在调制系统中详细描述了成形滤波器和调制端NCO的设计过程,并仿真出成形滤波器波形图和频谱图。在解调系统中选择了松尾环载波同步与Gardner插值位同步作为实现相干解调的系统方案的理论,并对环路中的基带鉴相器、环路滤波器、内插滤波器等模块的原理和设计过程进行了详细清晰的阐述,同时对鉴相特性、环路滤波器和插值分数间隔参数开展了详尽的计算与仿真,确保在之后的理论仿真与硬件实现中能够满足设计要求。

摘要： 同步在数字通信中极为重要。对比两种经典的位同步算法,最大似然算法与最大平均功率算法.给出了两种算法的原理,并在QPSK系统下对二者性能进行了仿真,分析了二者在通信性能上的优劣.

摘要： 位同步是获取卫星导航电文信息的第一步,同时也是伪距解算的基础,本文利用相邻两个毫秒点积值特点,结合最大似然估计,提出了一种通过计算相邻两个毫秒点积值并累加实现弱信号环境下位同步的方法.利用该方法在强信号环境下可以缩短位同步时间,缩短冷启动首次定位时间;同时可以提高冷启动捕获灵敏度,并提高系统可靠性.

摘要： 本文对Gardner定时误差算法实现位同步进行研究与仿真分析。该方法可实现全数字化接收机，其结构包括定时误差检测，插值滤波器，NCO等。另外使用了Matlab的SIMULINK对无人机数据链常用的QPSK调制方式搭建仿真模型，通过仿真得到这种位同步的实现方法具有良好的性能，可满足无人机数据链系统数字化，小型化的要求。

摘要： 本文介绍了一种可用于导航系统的数字锁相位同步电路,阐述了数字锁相位同步法的基本原理,分析其电路工作原理,并给出了实验结果.

摘要： 时间同步是通信系统中的重要问题,对于任何的数字通信系统都是在同步的基础上进行数据交流的。文中讨论分析了一种基于高速数字信号处理的位同步时间同步系统,并对该系统的各组成部分进行了详细地分析讨论。

摘要： 本文介绍了一种锁相环位同步提取电路的设计，简要介绍了数字锁相环的基本原理。利用Verilog语言对数字锁相环主要模块进行了设计。最后给出了整个系统的仿真结果，验证了设计的正确性。

摘要： 本文提出了一种全数字的同步方案。利用非相干载波解调,提取误差信号。基于波形检测的定时误差估计算法适用于PSK/QAM调制方式。它仅需要每个符号两个采样点。该算法在载波相位变化不大的情况下,性能与载波状态无关。因此定时同步可以独立于载波同步状态,有利于采用载波开环的方法实现时钟同步。

摘要： 水声通信技术是解决水下信息传送和处理的关键技术,它广泛应用于水下自治机器人(AUV)、水下通讯网络、遥控和目标检测等领域.由于水下恶劣传输条件的影响,水声通信系统中同步信号的处理是系统的一个关键问题.本文介绍了一种简单的水声通信方案的设计,重点分析了采用同步脉冲信号通信体制的位同步、帧同步实现方法.

摘要： 本文主要介绍4DPSK信号的调制与解调.4DPSK调制方式具有较高的频带利用率和较好的性能,此处将讨论用8031单片机实现4DPSK调制,通过实际的仿真操作证明,该调制器的参数改变灵活,容易实现;此外,还讨论了4DPSK解调器的工作原理,对位同步提以做了简要介绍.

摘要： 遥测解调设备是遥测前端设备的核心部件,由于卫星通信的遥测参数和数据格式的多样性,为满足不同卫星测试任务,需要解调器具有可编程能力.本文研究遥测解调设备的组成及工作原理;并且对其关键部分:同步技术进行分析并给出实现方案;最后,给出设备性能测试数据.该设备在实际应用中很好地完成了任务.

摘要： 本申请公开了一种库位信息同步方法、库位信息同步装置、服务器及计算机可读存储介质，其中，该库位信息同步方法包括：确定待检测库位；获取所述待检测库位在ERP系统的第一模块中的第一属性；获取所述待检测库位在ERP系统的第二模块中的第二属性，其中，所述第二模块不同于所述第一模块；若所述第一属性与所述第二属性不匹配，则对所述第二属性进行修正操作，以使得修正后的所述第二属性与所述第一属性匹配。通过本申请方案，可以减少出现人工设定库位属性后所出现的干扰现象，实现库位信息的自动同步。

摘要： 本申请公开了一种库位信息同步方法、库位信息同步装置、服务器及计算机可读存储介质，其中，该库位信息同步方法包括：确定待检测库位；获取所述待检测库位在ERP系统的第一模块中的第一属性；获取所述待检测库位在ERP系统的第二模块中的第二属性，其中，所述第二模块不同于所述第一模块；若所述第一属性与所述第二属性不匹配，则对所述第二属性进行修正操作，以使得修正后的所述第二属性与所述第一属性匹配。通过本申请方案，可以减少出现人工设定库位属性后所出现的干扰现象，实现库位信息的自动同步。

摘要： 本公开内容涉及用于去除引入的接续位和重新生成丢失的同步位的方法。公开了用于去除由中继器/集线器的传输包络检测器插入的紧接高速数据包的包结束(EOP)之后的接续位的技术，该中继器/集线器将符合通用串行总线(USB)规范修订版本2.0或更高版本的电子设备进行互连。中继器/集线器的第一端口的物理层逻辑(PHY)接收高速数据包以将恢复的位流存储到弹性缓冲器中。恢复的位流可以包括由PHY插入的在EOP之后的接续位。中继器/集线器从弹性缓冲器读取恢复的位流以通过第二端口的PHY进行传输。中继器/集线器监视EOP。当检测到EOP时，中继器/集线器防止从第二端口传输紧接EOP之后的恢复的位流的接续位，消除了高速数据包的预期接收器处理接续位的复杂性。

摘要： 本发明公开了一种用于次边同步整流尖峰电压钳位的有源钳位电路，包括全桥同步整流电路101、PMOS有源钳位单元电路102、有源钳位驱动及控制单元电路103和同步整流续流电感104；所述全桥同步整流电路101接入变压器次边，输出正极连接PMOS有源钳位单元电路102的输入正极，输出负极接入PMOS有源钳位单元电路102的输入负极；所述PMOS有源钳位单元电路102输出正极连接有源钳位驱动及控制单元电路103输入正极，输出负极连接有源钳位驱动及控制单元电路103输入负极；所述有源钳位驱动及控制单元电路103输出正极连接同步整流续流电感104，输出负极接地。本发明的有益效果：能有效减小次边同步整流MOS管漏极振荡尖峰电压，降低次边同步整流MOS管的耐压需求。

摘要： 本实用新型公开了一种用于次边同步整流尖峰电压钳位的有源钳位电路，包括全桥同步整流电路101、PMOS有源钳位单元电路102、有源钳位驱动及控制单元电路103和同步整流续流电感104；所述全桥同步整流电路101接入变压器次边，输出正极连接PMOS有源钳位单元电路102的输入正极，输出负极接入PMOS有源钳位单元电路102的输入负极；所述PMOS有源钳位单元电路102输出正极连接有源钳位驱动及控制单元电路103输入正极，输出负极连接有源钳位驱动及控制单元电路103输入负极；所述有源钳位驱动及控制单元电路103输出正极连接同步整流续流电感104，输出负极接地。本实用新型的有益效果：能有效减小次边同步整流MOS管漏极振荡尖峰电压，降低次边同步整流MOS管的耐压需求。

摘要： 高斯滤波最小频移键控解调电路中位同步方法及位同步器是一种高斯滤波最小频移键控解调电路中位同步器的实现方案，其同步的方法为对输入信号进行等间隔采样，交越电平值为Vmean，有Nstd＝f1/f2，同时Nref记录调整后当前比特所需要采样的次数，用一个计数器N记录一个比特内完成的采样次数，每次采样结束计数器N加1，当一个比特结束时计数器N清零，开始下一个比特的采样计数；每次采样结束时先比较N与Nref的大小，如果N≥Nref则当前比特结束，否则比较Vsamp和Vmean，如果Vsamp＝Vmean则比较N与Nstd/2的大小，如果N≥Nstd/2则调整当前比特需要完成的采样次数为Nref＝Nstd-1，否则调整当前比特需要完成的采样次数为Nref＝Nstd+1。

摘要： 一种扩频信号位同步与帧同步融合处理方法，针对现有技术中，依靠直方图统计和最大似然法进行位同步和帧同步手段中容易出现的丢帧率高、检测错误率高等问题，依靠计算短码周期相关能量值匹配滤波计算数据及同时输出短码周期起始位置的方法，解决了无法对扩频信号同时实现信号位同步与帧同步的问题，稳定好，可靠性高。

摘要： 高斯滤波最小频移键控解调电路中位同步方法及位同步器是一种高斯滤波最小频移键控解调电路中位同步器的实现方案,其同步的方法为对输入信号进行等间隔采样,交越零点电平对应的数字值为Vmean,有Nstd=f1/f2,同时Nref记录调整后当前比特所需要采样的次数,用一个计数器N记录一个比特内完成的采样次数,每次采样结束计数器N加1,当一个比特结束时计数器N清零,开始下一个比特的采样计数;每次采样结束时先比较N与Nref的大小,如果N≥Nref则当前比特结束,否则比较Vsamp和Vmean,如果Vsamp=Vmean则比较N与Nstd/2的大小,如果N≥Nstd/2则调整当前比特需要完成的采样次数为Nref=Nstd－1,否则调整当前比特需要完成的采样次数为Nref=Nstd+1。

摘要： 本申请提供一种位同步和帧同步的同步方法、通信方法及其装置，其中接收端直接收发射端发射的同步信号光和量子信号光，进行位同步，完成所述位同步后直接进行帧同步，完成所述帧同步，实现所述的同步方法。因此本申请的一种位同步和帧同步的同步方法、通信方法及其装置不需要接收端反馈同步信息，也不需要改变发光模式，即可完成位同步以及帧同步过程。因此，本申请的方案能够节省大量的位同步与帧同步的时间，可实现收发双发快速的建立连接。

摘要： 本实用新型涉及液压系统技术领域，具体涉及一种同步精度高易控制的八位同步液压系统，包括底座，安装于底座的液压站，与液压站相连的同步油缸，所述液压站连接有第一转接站和第二转接站；同步油缸包括用于动力驱动的传动座，设置于传动座首尾两端的固定座，传动设置于传动座的传动轴；传动座包括八组结构相同的液位驱动座，传动轴在每组液位驱动座内部均安装有活塞套；第一转接站对应每组液位驱动座连接有第一导油管，第二转接站对应每组液位驱动座连接有第二导油管，所述液位驱动座安装有导出接口。本实用新型解决了现有液压系统驱动一致性不足的问题，采用同步油缸作用媒介，在同步驱动过程中实现同步驱动，稳定性进一步保证。