共源共栅

摘要： 为了实现低噪声、高线性度、中功率的指标特性,设计了一款基于GaAs pHEMT工艺的2.5~4.3 GHz驱动功率放大器(power amplifier,PA),该PA设计采用共源共栅级驱动共源极放大器的双级放大结构,其中共源共栅级驱动放大器可实现良好的隔离度,采用负反馈技术实现输入阻抗匹配和级间阻抗匹配,选取共源极放大器实现高线性度指标。经过流片加工后,实测结果显示,该PA在2.5~4.3 GHz频段可实现25.5±1 dB小信号增益,可以满足5G无线通信系统中Sub-6G频段的典型驱动功率放大器的指标要求,具有广泛的市场应用前景。

摘要： 采用0.5μm GaAs E-PHEMT工艺设计了一款0.5~5 GHz高增益宽带低噪声放大器芯片。该放大器采用三级共源结构,运用负反馈技术有效地进行了输入输出阻抗匹配,针对高频增益不足问题,在共栅晶体管的栅极到地之间增加栅极电容,提高了高频增益,改善了增益平坦度,拓展了带宽。同时,放大器前两级应用电流复用技术,大大降低了电路功耗。仿真结果表明:在工作频带内,最大增益可达36.6 dB,增益平坦度为±0.4 dB,输入输出回波损耗均小于-10 dB,噪声系数小于0.9 dB,输出功率1 dB压缩点最大可达15.4 dBm,OIP3最高可达34.1 dBm,芯片版图尺寸为0.65 mm×0.87 mm。

摘要： 基于65 nm CMOS工艺,设计了一款工作频率为33~48 GHz的毫米波宽带低噪声放大器。采用两级共源共栅(cascode)结构,使用噪声减小技术优化了噪声系数,并运用错峰匹配网络提高了低噪声放大器的增益平坦度并扩展带宽。测试实验表明,该款低噪声放大器的1dB带宽为35~45 GHz,3dB带宽为33~48 GHz,最大增益为20.6 dB,电路直流功耗为24.8 mW,最小噪声系数为4.2 dB。

摘要： 和传统的硅功率半导体相比,GaN(氮化镓)和SiC(碳化硅)有着更高的电压能力、更快的开关速度、更高的工作温度、更低导通电阻、功率耗散小、能效高等共同的优异的性能,是近几年来新兴的半导体材料。但他们也存在着各自不同的特性,简单来说,GaN的开关速度比SiC快,SiC工作电压比GaN更高。GaN的寄生参数极小,开关速度极高。

摘要： 文章通过分析共源共栅功率放大器的基本原理,提出了一种新颖的基于cascode级间电路结构,通过优化电路级间的阻抗匹配的设计思路.同时采用55 nm RF CMOS硅基工艺设计并制作出一款工作于Ka频段的功率放大器.与传统的CMOS功率放大器相比,具有高增益、低功耗、高功率等特点.经过实物加工及裸片测试,结果表明设计的功率放大器在工作频率为27～32 GHz时,小信号增益为19～20 dB,输出1 dB压缩点为12 dBm,最大饱和输出功率为15 dBm,最大功率附加效率为21.5％,该放大器芯片尺寸为780μm×710μm.

摘要： 文章通过分析共源共栅功率放大器的基本原理,提出了一种新颖的基于cascode级间电路结构,通过优化电路级间的阻抗匹配的设计思路。同时采用55 nm RF CMOS硅基工艺设计并制作出一款工作于Ka频段的功率放大器。与传统的CMOS功率放大器相比,具有高增益、低功耗、高功率等特点。经过实物加工及裸片测试,结果表明设计的功率放大器在工作频率为27~32 GHz时,小信号增益为19~20 dB,输出1 dB压缩点为12 dBm,最大饱和输出功率为15 dBm,最大功率附加效率为21.5%,该放大器芯片尺寸为780μm×710μm。

摘要： 基于UMC 0.18 μm CMOS工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA).其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能.此外,采用共源共栅结构提高电路的反向隔离度.仿真结果表明,在电源电压为1.8 V的条件下,低噪声放大器的-3 dB带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB和-40 dB.芯片核心面积为740 μm×445 μm.

摘要： 设计了一种基于砷化镓赝配高电子迁移率晶体管(GaAs pHEMT)工艺的S波段高增益单片微波驱动放大器(Drive Amplifier,DA).该放大器采用了基于负反馈技术的共源共栅(Cascode)放大器驱动共源放大器的双级放大结构,可以实现良好的功率增益和高线性度特性.采用0.5μm GaAs pHEMT工艺验证了该设计方法的可行性.实测结果显示,在5 V供电时,该DA在2.5 GHz～4.2 GHz频带内其小信号增益(S21)为26 dB±0.5 dB,输入回波损耗(S11)小于-7.5 dB,输出回波损耗(S22)小于-6.5 dB,输出三阶交调点(OIP3)为30.5 dBm,饱和输出功率(Psat)为26.5 dBm,最大功率附加效率(PAE)为25％.该芯片面积为1.3 mm2.该芯片实测结果可以满足5G无线通讯系统中Sub-6GHz频段的典型驱动功率放大的指标要求,具有广泛的市场应用前景.

摘要： 采用0.5μm GaAs E-pHEMT工艺设计了一种0.1～6 GHz的高线性度射频放大器.结合达林顿电路与共源共栅电路结构,提出了一种新型放大器电路结构,以提高增益平坦度和扩展带宽.同时,针对线性度较低的问题,在有源反馈偏置电路中采用了并联反馈电容的方法来抑制谐波分量的影响,从而提高放大器的线性度.仿真结果显示:在放大器的工作频段内,小信号增益为22.5 dB,增益平坦度为±0.5 dB,噪声系数小于1.7 dB.在频率为4.2 GHz处OIP3可达48 dBm,0.8 GHz处P1dB可达21.4 dBm.版图尺寸为0.85 mm×0.85 mm.

摘要： 激光器驱动电路是光通信系统中发射端的重要部件,为了适应高速电/光转换的需求,基于28 nm互补金属氧化物半导体(CMOS)工艺,设计了一种外调制激光器(EML)驱动电路,整个驱动电路采用了5级级联的架构,分别包括可变增益放大器(VGA)、两级连续时间线性均衡器(CTLE)、预放大器和输出级,驱动电路内部采用了新型的互补放大和共源共栅结构,驱动电路的输入为50 Gb/s的4阶脉冲振幅调制(PAM4)信号.仿真结果表明:该驱动电路小信号带宽为27 GHz;在12.5 GHz、0.16～0.312 Vpp正弦输入下的输出摆幅为1 Vpp时,总谐波失真(THD)大小为2.21％,电压增益范围为13.98～20.24 dB,总功耗为340 mW.

摘要： 文章提出了一种由调谐电感和PMOS管构成的3阶互调失真(IMD3)吸收单元来提高线性度。该结构接于传统CMOS共源共栅低噪声放大器(CMOS Cascode LNA)共源级输出端，它通过吸收漏级上IMD3电流信号来提高CMOS LNA的线性度。调谐该线性化单元中的电感可减小源简并电感型共源放大器中2阶非线性引起的3阶互调失真。采用SMIC 0．18 um RFCMOS标准工艺，设计了一个带有IMD3吸收单元的CMOS CascodeLNA。使用Agilent ADS高频仿真环境的仿真结果表明，在中心频率为1．57 GHz，1．8 V供电电压下，相比传统的CMOSCascode LNA，新结构的IIP3提高约10 dB，而电流消耗增加1．3mA，增益下降1．8dB，NF略微增大。

摘要： 本文设计了一种可用于∑-△A/D转换器的全差动放大器.放大器采用0.5μmCMOS工艺实现,采用折叠式共源共栅结构,并采用开关电容反馈电路.对所设计的放大器进行了详细分析,给出了具体设计过程.SPICE仿真结果表明,其开环直流增益A0为74.2dB,相位裕度不小于60°,单位增益带宽为40MHz,输出摆幅可以达到-200mV(Vdd)-+200mV(Vss).

摘要： 在自偏置A类共源共栅射频功率放大电路拓扑基础上,基于SMIC0.18μmCMOS工艺设计了两级自偏置A类射频功率放大器电路.该射频功率放大器电路采用两级共源共栅结构,在共栅MOS管上采用自偏置.采用Cadence公司的SpectreRF工具对电路进行仿真与优化.设计与优化结果表明,在2.4GHz频率下,输出功率为20.3dBm,功率附加效率为49％,功率增益达到32dB.

摘要： 本文提出了一种3-5GHz的具有大范围连续增益变化的CMOS 可调增益低噪声放大器。采用两极的共源共栅电路结构，二阶切比雪夫滤波器作为输入，源极跟随器作为输出；通过控制第二级的偏置电流，获得了36dB的连续增益可调，同时也不影响输入输出匹配.该电路基于TSMC 0.18 μm CMOS 工艺，在最高增益时输入和输出反射系数S11和S22分别小于-10.1dB和-15dB，最高增益达到23.8 dB，最小噪声系数只有1.5 dB，在1.2V的供压下,功耗仅为6.8 mW。

摘要： 分析并设计了一种带共模反馈电路的CMOS全差分运算放大器.该运算放大器采用套筒式的共源共栅放大器和DDA结构的共模反馈电路,从而获得了较好的性能。基于TSMC 0.35 μm CMOS工艺,在3V电源电压下,HSpice仿真结果表明,直流开环增益为73.2dB,单位增益带宽为195MHZ.

摘要： 本文提出了一种3-5GHz的具有大范围连续增益变化的CMOS可调增益低噪声放大器。采用两极的共源共栅电路结构,二阶切比雪夫滤波器作为输入,源极跟随器作为输出;通过控制第二级的偏置电流,获得了36dB的连续增益可调,同时也不影响输入输出匹配.该电路基于TSMC0.18μm CMOS工艺,在最高增益时输入和输出反射系数S11和S22分别小于-10.1dB和-15dB,最高增益达到23.8dB,最小噪声系数只有1.5dB,在1.2V的供压下,功耗仅为6.8mW。

摘要： 设计了一种用于高速采样保持电路宽带高增益的跨导运算放大器,采用两级放大电路,共源共基和共源共栅电路来实现的。利用0.35um Bi CMOS工艺条件下Spectre仿真得到运算放大器的开环增益要大于60dB,单位增益带宽要大于2.1GMz,输出摆幅能达到1.5V.

摘要： 本发明公开了一种共源(共射)共栅放大器，包括共源(共射)管、共栅管、输出负载及衬底偏置电路，共源(共射)管接收输入信号，共栅管发送输出信号并连接输出负载，该放大器具有一衬底端，衬底偏置电路连接衬底端。与现有技术相比，本发明实现了衬底独立偏置的共源(共射)共栅放大器电路，既消除了共栅器件的背栅效应而提高放大器增益，也避免了共栅器件源极和衬底直接相连而增加衬底到栅极的寄生电容Cgb，从而改善了放大器带宽和增益。此外，由于本发明引入了可重构偏置电路，从而在电路切换时，兼顾了信号处理通道的线性/噪声/杂散性能，在灵活性和复杂性之间达成了良好的平衡，在功耗和面积上有了显著改善。

摘要： 本发明公开了一种共源(共射)共栅放大器，包括共源(共射)管、共栅管、输出负载及衬底偏置电路，共源(共射)管接收输入信号，共栅管发送输出信号并连接输出负载，该放大器具有一衬底端，衬底偏置电路连接衬底端。与现有技术相比，本发明实现了衬底独立偏置的共源(共射)共栅放大器电路，既消除了共栅器件的背栅效应而提高放大器增益，也避免了共栅器件源极和衬底直接相连而增加衬底到栅极的寄生电容Cgb，从而改善了放大器带宽和增益。此外，由于本发明引入了可重构偏置电路，从而在电路切换时，兼顾了信号处理通道的线性/噪声/杂散性能，在灵活性和复杂性之间达成了良好的平衡，在功耗和面积上有了显著改善。

摘要： 提供了一种共源共栅晶体管和控制共源共栅晶体管的方法。该共源共栅晶体管包括：常断型晶体管；常通型晶体管，其耐电压高于常断型晶体管的耐电压，并且常通型晶体管的源极耦合至常断型晶体管的漏极；电路，在电路中开关和电容器彼此串联耦合，并且电路被布置在连接节点与常断型晶体管的源极之间，连接节点是常断型晶体管的漏极和常通型晶体管的源极彼此耦合的节点；以及控制电路，其在断开常断型晶体管的栅极信号之前接通开关并且将电容器电耦合至连接节点，并且控制电路在接通常断型晶体管的栅极信号之前断开开关并且将连接节点与电容器电隔离。

摘要： 一种稳压共源共栅放大电路，包括：第一PMOS FET和第二PMOS FET，其串联连接在接收第一供电电压的第一端和输出端之间；第一NMOS FET和第二NMOS FET，其串联连接在输出端和接收第二供电电压的第二端之间；以及稳压电路。稳压电路基于第一PMOS FET的漏极的电压，将用于稳定在第一PMOSFET的漏极的电压的第一控制信号输出到第二PMOS FET的栅极，并基于第一NMOS FET的源极的电压，将用于稳定在第一NMOS FET的源极中电压变化的第二控制信号输出到第一NMOS FET的栅极。

摘要： 本发明涉及使用背栅控制的有源共源共栅电路。有源共源共栅电路的示范性实施方案具有用于控制所述有源共源共栅电路中至少一个晶体管的栅源极电压（VGS）的控制电路。所述实施方案可被配置使得所述VGS的控制也控制所述输入端上的所述电压Vin。可在不改变所述设备几何外形或改变所述漏极电流的情况下调整Vin。这允许更好地控制并优化在低电压设计中所述输入电压的可用净空，且对于给定的功率电平又产生更高的有源共源共栅电路带宽和/或更高的输出阻抗（Rout）。

摘要： 提供了一种共源共栅晶体管和控制共源共栅晶体管的方法。该共源共栅晶体管包括：第一开关；第二开关，其耐电压高于第一开关的耐电压，并且第二开关级联耦合至第一开关的漏极；以及电路，在该电路中第三开关和电容器彼此串联耦合，该电路被设置在连接节点与第一开关的源极之间，该连接节点是第一开关和第二开关彼此耦合的节点。

摘要： 一种稳压共源共栅放大电路，包括：第一PMOS FET和第二PMOS FET，其串联连接在接收第一供电电压的第一端和输出端之间；第一NMOS FET和第二NMOS FET，其串联连接在输出端和接收第二供电电压的第二端之间；以及稳压电路。稳压电路基于第一PMOS FET的漏极的电压，将用于稳定在第一PMOS FET的漏极的电压的第一控制信号输出到第二PMOS FET的栅极，并基于第一NMOS FET的源极的电压，将用于稳定在第一NMOS FET的源极中电压变化的第二控制信号输出到第一NMOS FET的栅极。

摘要： 本发明公开了一种用于共源共栅射频低噪声放大器共栅管的偏置电路，包括共源共栅射频低噪声放大器发大电路，还包括偏置电压产生电路，该电路包括电流源I、第六MOS管M6、第五MOS管M5、第三MOS管M3、第四MOS管M4、第七MOS管M7、第八MOS管M8、第一电阻R1，第五电阻R5、第二电阻R2；本发明采用一电流源的电流流入由电阻和MOS管组合系统产生一个偏置电压的方式来给共栅管做偏置电压，可以大大减小放大器静态电流随电源电压，电阻及MOS器件不同批次阈值变化引起的变化，改善放大器各项特性的稳定性。

摘要： 本发明涉及使用背栅控制的有源共源共栅电路。有源共源共栅电路的示范性实施方案具有用于控制所述有源共源共栅电路中至少一个晶体管的栅源极电压（VGS）的控制电路。所述实施方案可被配置使得所述VGS的控制也控制所述输入端上的所述电压Vin。可在不改变所述设备几何外形或改变所述漏极电流的情况下调整Vin。这允许更好地控制并优化在低电压设计中所述输入电压的可用净空，且对于给定的功率电平又产生更高的有源共源共栅电路带宽和/或更高的输出阻抗（Rout）。

摘要： 电流镜象放大器(CMA)包括同一导电性类型的第一、第二、第三和第四场效应管(FET)。第一和第二FET以及第三和第四FET分别在CMA输入级以及输出级中彼此为嵌套式共源共栅连接。第二和第四FET的漏极分别连接到CMA输入端和CMA输出端上，第一和第三FET的源极连接到CMA的公共端上。CMA输入端的电压加到第一、第二、第三和第四FET栅极互连点上，以调整通过其沟道电流的导通，由此实现CMA工作。